一种芯片低功耗使能控制电路的制作方法

本发明涉及一种集成电路领域，特别涉及一种电源芯片低功耗使能控制电路。

背景技术：

1、在控制芯片中，通常会外置一个使能引脚，便于芯片应用端实现控制芯片在使能、禁能模式之间的切换。在芯片设计中，当芯片需要设计禁能功能电路而进入关断状态时，我们通常关注两个问题：一是进入禁能状态时芯片的功耗能否足够低以满足设计对节省能耗的需求；二是芯片回到使能状态时，用于关断的电路功耗是否能同样足够小而不影响芯片正常工作的功耗。

技术实现思路

1、有鉴如此，本发明的目的在于提供一种芯片低功耗使能控制电路，在禁能状态下可实现na-ua级别的关断低功耗要求，同时不增加使能状态下芯片正常工作的功耗。

2、为实现上述目的，本发明提供的技术方案如下：

3、一种芯片低功耗使能控制电路，包括：pmos管mp0、nmos管mn0、电阻r2、电阻r3、电阻r4、齐纳管d1、齐纳管d2和偏置电流生成电路；电阻r2的一端连接芯片的使能端en，电阻r2的另一端连接pmos管mp0的栅极和齐纳管d1的阳极，pmos管mp0的漏极接地，齐纳管d1的阴极连接pmos管mp0的源极、齐纳管d2的阴极、电阻r3的一端和nmos管mn0的栅极，nmos管mn0的漏极连接电阻r4的一端，电阻r3的另一端和电阻r4的另一端连接电源vcc，nmos管mn0的源极和齐纳管d2的阳极连接偏置电流生成电路；

4、当芯片的使能端en输出低电平时，芯片进入禁能状态，电源vcc无法为偏置电流生成电路供电，芯片不工作；当芯片的使能端en输出高电平时，芯片进入使能状态，电源vcc为偏置电流生成电路供电，芯片工作。

5、优选地，当芯片为禁能状态时，所述使能控制电路的功耗为当芯片为使能状态时，所述使能控制电路的功耗为零。

6、优选地，所述芯片低功耗使能控制电路还包括电阻r1，电阻r1的一端连接芯片的使能端en，电阻r1的另一端接地。

7、优选地，所述偏置电流生成电路包括nmos管mn1、三极管q1、电阻r5、pmos管mp1和pmos管mp2，nmos管mn1的栅极连接nmos管mn0的源极和三极管q1的集电极，nmos管mn1的源极连接电阻r5的一端和三极管q1的基极，三极管q1的发射极和电阻r5的另一端接地，nmos管mn1的漏极连接pmos管mp1的漏极，pmos管mp1的漏极和栅极短接，pmos管mp2的栅极连接pmos管mp1的栅极，pmos管mp1的源极和pmos管mp2的源极连接电源vcc，pmos管mp2的漏极作为偏置电流生成电路的输出端。

8、所述偏置电流生成电路的作用为生成一偏置电流为芯片其他模块供电，本发明的有益效果为：

9、本发明电路结构简单，通过调整r3阻值可轻松实现na-ua级别的关断低功耗要求，同时不增加使能状态下芯片正常工作的功耗，且兼容高压电源下的启动与关断，其中电阻r3在齐纳管击穿时也起到限流作用。

技术特征：

1.一种芯片低功耗使能控制电路，其特征在于，包括：pmos管mp0、nmos管mn0、电阻r2、电阻r3、电阻r4、齐纳管d1、齐纳管d2和偏置电流生成电路；电阻r2的一端连接芯片的使能端en，电阻r2的另一端连接pmos管mp0的栅极和齐纳管d1的阳极，pmos管mp0的漏极接地，齐纳管d1的阴极连接pmos管mp0的源极、齐纳管d2的阴极、电阻r3的一端和nmos管mn0的栅极，nmos管mn0的漏极连接电阻r4的一端，电阻r3的另一端和电阻r4的另一端连接电源vcc，nmos管mn0的源极和齐纳管d2的阳极连接偏置电流生成电路；

2.根据权利要求1所述的一种芯片低功耗使能控制电路，其特征在于：当芯片为禁能状态时，所述使能控制电路的功耗为当芯片为使能状态时，所述使能控制电路的功耗为零。

3.根据权利要求1所述的一种芯片低功耗使能控制电路，其特征在于：还包括电阻r1，电阻r1的一端连接芯片的使能端en，电阻r1的另一端接地。

4.根据权利要求1所述的一种芯片低功耗使能控制电路，其特征在于：所述偏置电流生成电路包括nmos管mn1、三极管q1、电阻r5、pmos管mp1和pmos管mp2，nmos管mn1的栅极连接nmos管mn0的源极和三极管q1的集电极，nmos管mn1的源极连接电阻r5的一端和三极管q1的基极，三极管q1的发射极和电阻r5的另一端接地，nmos管mn1的漏极连接pmos管mp1的漏极，pmos管mp1的漏极和栅极短接，pmos管mp2的栅极连接pmos管mp1的栅极，pmos管mp1的源极和pmos管mp2的源极连接电源vcc，pmos管mp2的漏极作为偏置电流生成电路的输出端。

技术总结
本发明提供一种芯片低功耗使能控制电路，包括PMOS管MP0、NMOS管MN0、电阻R2、电阻R3、电阻R4、齐纳管D1、齐纳管D2和偏置电流生成电路；电阻R2的一端连接芯片的使能端EN，电阻R2的另一端连接PMOS管MP0的栅极和齐纳管D1的阳极，PMOS管MP0的漏极接地，齐纳管D1的阴极连接PMOS管MP0的源极、齐纳管D2的阴极、电阻R3的一端和NMOS管MN0的栅极，NMOS管MN0的漏极连接电阻R4的一端，电阻R3的另一端和电阻R4的另一端连接电源VCC，NMOS管MN0的源极和齐纳管D2的阳极连接偏置电流生成电路；本发明电路结构简单，通过调整R3阻值可轻松实现nA‑uA级别的关断低功耗要求，同时不增加使能状态下芯片正常工作的功耗。

技术研发人员：周阿铖,陈树澍
受保护的技术使用者：深圳南云微电子有限公司
技术研发日：
技术公布日：2024/1/12