无源器件驱动负压产生装置的制作方法

1.本技术涉及驱动电路设计技术领域，尤其涉及一种无源器件驱动负压产生装置。


背景技术：

2.在桥式电路或者buck，boost等电路同步整流应用中，上(下)管开通关断会使节点电压产生比较大的dv/dt,将会使下(上)管的vgs电压有个明显的尖峰。普通高压mos fet阈值电压较高，约为3～5v，而且由于寄生电容比较大，开关速度比较慢，这个问题还未引起足够的重视。但是sic和gan等mos fet的阈值电压减小至约2v，而且其寄生电容小，开关速度快，dv/dt比较大，在vgs引起的电压尖峰很容易达到其阈值电压。从而引起上下桥臂的mos fet直通。为了解决这个问题，通常会在驱动线路上加入负压。目前的方案中，驱动负压通常是由独立的驱动电源来供电。图1给出了现有的负压电源产生电路。


技术实现要素：

3.本技术提供了一种无源器件驱动负压产生装置，主要目的在于减少器件，降低成本，快速建立负压，适用频率范围广，满足开关频率范围。
4.根据本技术的一方面，提供了一种无源器件驱动负压产生装置，包括：信号提供模块、负压产生模块和输出电路模块；其中，
5.所述信号提供模块的输出端与所述负压产生模块的输入端相连；
6.所述负压产生模块的第一输出端与所述输出电路模块的输出端相连；
7.所述负压产生模块的第二输出端与所述信号提供模块的输入端相连；
8.所述信号提供模块的输入端与所述负压产生模块的第二输出端以及与所述输出电路模块的输出端相连。
9.可选地，在本技术的一个实施例中，所述负压产生单元包括第一电容、稳压器件、第一二极管、第一电阻和第二电容，所述第一电容的一端与所述第一二极管的正极相连，所述第一二极管的负极与所述第一电阻的一端相连，所述稳压器件的阳极与所述第一电容的一端相连，所述稳压器件的阴极与所述第一电容的另一端相连，所述第二电容的一端与所述第一电阻的一端相连，所述第二电容的另一端与所述第一电阻的另一端相连。
10.可选地，在本技术的一个实施例中，所述信号提供模块包括：第一电源、第二电源、第一三极管和第二三级管；其中，所述第一电源的正极分别与所述第一三极管和所述第二三级管的基极相连，所述第二电源的正极与所述第一三极管的集电极相连，所述第一三极管的发射极与所述第二三级管的发射极相连，所述第二三级管的集电极与所述第一电源的阴极相连，所述第一电源和所述第二电源的阴极还接地。
11.可选地，在本技术的一个实施例中，所述输出电路模块包括：第二电阻、第三电阻、第二二极管和第三电容；其中，所述第二电阻的一端与所述第三电阻的一端相连，所述第二电阻的另一端与所述第二二极管的负极相连，所述第二二极管的正极与所述第三电阻的另一端相连，所述第三电容的一端与所述第三电阻的另一端相连。
12.可选地，在本技术的一个实施例中，所述第一电阻、第一二极管和第二电容，为所述第一电容的负压产生提供的产生通路。
13.可选地，在本技术的一个实施例中，所述第一三极管为npn三极管，所述第二三级管为pnp三级管。
14.可选地，在本技术的一个实施例中，所述第一电容的一端分别与所述第一三极管和所述第二三级管的发射极相连。
15.可选地，在本技术的一个实施例中，所述第三电容的另一端与所述第一电阻的另一端相连。
16.可选地，在本技术的一个实施例中，所述第二三级管的集电极与所述第一电阻的另一端相连。
17.综上，本技术实施例提供的技术方案至少带来以下有益效果：
18.1)器件少，极大地简化了电路设计，可以广泛运用于sic/gan等低阈值开关器件的驱动电路中；
19.2)成本低，可以极大地降低系统成本；
20.3)负压建立速度快，一个周期即可建立负压；
21.4)适用频率范围广，通过仿真验证，适用于10khz到1mhz的开关频率设计，满足了目前几乎所有的开关频率范围。
22.本技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本技术的实践了解到。
附图说明
23.本技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
24.图1为现有的mos fet负压产生电路示意图；
25.图2为传统无负压驱动电路示意图；
26.图3为本技术实施例所提供的无源器件驱动负压产生装置的结构示意图；
27.图4为本技术实施例所提供的无源器件驱动负压产生电路连接示意图；
28.图5为本技术实施例所提供的650vdc情况下全桥llc的波形示意图；
29.图6为本技术实施例所提供的8kw/360vo情况下全桥llc的波形示意图。
具体实施方式
30.下面详细描述本技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能理解为对本技术的限制。相反，本技术的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。
31.下面先简单介绍一下传统的负压产生电路图。
32.如图1所示，该电路中,t1副边有两个绕组，分别产生驱动mosfet所需的正压和负压。这两个电压供给mosfet驱动芯片，从而得到mosfet的负压。该种设计中，负压产生电路
至少包括包括信号发生芯片u1及其周边电路、一个开关管q1、一个dc/dc变压器t1,两个整流管、两个输出电容以及两个钳位稳压管。图2为传统无负压驱动电路，如图2所示，目前的设计负压产生复杂，器件多，成本高。
33.下面结合具体的实施例对本技术进行详细说明。
34.图3为本技术实施例所提供的一种无源器件驱动负压产生装置的结构示意图。
35.如图3所示，本技术实施例提供的一种无源器件驱动负压产生装置10，包括：信号提供模块100、负压产生模块200和输出电路模块300。其中，
36.信号提供模块100的输出端与负压产生模块200的输入端相连；
37.负压产生模块200的第一输出端与输出电路模块300的输出端相连；
38.负压产生模块200的第二输出端与信号提供模块100的输入端相连；
39.信号提供模块100的输入端与负压产生模块200的第二输出端以及与输出电路模块300的输出端相连。
40.图4为本技术实施例所提供的一种无源器件驱动负压产生电路的连接示意图。如图4所示，上述图3中的信号提供模块100包括图4中的：第一电源v1、第二电源v2、第一三极管q1和第二三级管q2；其中，
41.第一电源v1的正极分别与第一三极管q1和第二三级管q2的基极相连，第二电源v2的正极与第一三极管q1的集电极相连，第一三极管q1的发射极与第二三级管q2的发射极相连，第二三级管q2的集电极与第一电源v1的阴极相连，第一电源v1和第二电源v2的阴极还接地。
42.上述图3中的负压产生单元200包括图4中的：第一电容c1、稳压器件d1、第一二极管d2、第一电阻r2和第二电容c3，第一电容c1的一端与第一二极管d2的正极相连，第一二极管d2的负极与第一电阻r2的一端相连，稳压器件d1的阳极与第一电容c1的一端相连，稳压器件d1的阴极与第一电容c1的另一端相连，第二电容c3的一端与第一电阻r2的一端相连，第二电容c3的另一端与第一电阻r2的另一端相连。
43.上述图3中的输出电路模块300包括图4中的：第二电阻r5、第三电阻r1、第二二极管d5和第三电容c2；其中，第二电阻r5的一端与第三电阻r1的一端相连，第二电阻r5的另一端与第二二极管d5的负极相连，第二二极管d5的正极与第三电阻r1的另一端相连，第三电容c2的一端与第三电阻r1的另一端相连。
44.第一电阻r2、第一二极管d2和第二电容c3，为第一电容c1的负压产生提供的产生通路。
45.第一电容c1为负压产生电容。
46.第一三极管q1为npn三极管，第二三级管q2为pnp三级管。
47.第一电容c1的一端分别与第一三极管q1和第二三级管q2的发射极相连。
48.第三电容c2的另一端与第一电阻r2的另一端相连。
49.第二三级管q2的集电极与第一电阻r2的另一端相连。
50.综上，负压产生单元200由c1,d1,d2,r2,c3五个无源器件组成。其中c1为负压产生电容，d1为稳压器件。d2、r2、c3为c1的负压产生提供的快速产生通路，使得c1可以瞬时产生负压。同时，所增加的负压产生电路不影响驱动速度。器件少，极大地简化了电路设计，可以广泛运用于sic/gan等低阈值开关器件的驱动电路中；成本低，可以极大地降低系统成本；
负压建立速度快，一个周期即可建立负压；适用频率范围广，通过仿真验证，适用于10khz到1mhz的开关频率设计，满足了目前几乎所有的开关频率范围。
51.在一些实施例中，将本技术的无源器件驱动负压产生装置应用到全桥llc上，图5和图6是650vdc,8kw/360vo情况下的波形图。其中ch1、ch2、ch3是三路驱动波形，从波形图中可看出，在启机阶段的第一次的mos fet关闭后mos fet的门极gate和源极source之间电压为某一固定负值，证明了此驱动电路的可应用性。
52.综上，本技术实施例提出的无源器件驱动负压产生装置，包括：信号提供模块、负压产生模块和输出电路模块；其中，信号提供模块的输出端与负压产生模块的输入端相连；负压产生模块的第一输出端与输出电路模块的输出端相连；负压产生模块的第二输出端与信号提供模块的输入端相连；信号提供模块的输入端与负压产生模块的第二输出端以及与输出电路模块的输出端相连。采用上述方案的本技术提供的负压产生装置，新的负压产生电路器件少，成本低，负压建立速度快，适用频率范围广。可以广泛应用于sic/gan等低阈值驱动电压的负压产生设计。
53.需要说明的是，在本技术的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。
54.流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本技术的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本技术的实施例所属技术领域的技术人员所理解。
55.应当理解，本技术的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(pga)，现场可编程门阵列(fpga)等。
56.本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
57.此外，在本技术各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
58.上述提到的存储介质可以是只读存储器，磁盘或光盘等。
59.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不
一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
60.尽管上面已经示出和描述了本技术的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本技术的限制，本领域的普通技术人员在本技术的范围内可以对上述实施例进行变化、修改、替换和变型。