一种多电源域全芯片ESD保护架构的制作方法

本发明属于芯片架构领域，具体涉及了一种多电源域全芯片esd保护架构。

背景技术：

1、当今，半导体技术迅速发展，各种新工艺、新器件的出现为集成电路的发展注入了活力，同时也为esd器件的设计带来了新的问题。此外，随着特征尺寸进一步缩小，栅氧厚度越来越薄，esd问题对集成电路良率的影响越来越大。

2、esd保护电路的设计目的就是要避免工作电路成为esd的放电通路而遭到损害，一个好的片内保护电路应该可以抵抗多次esd应力，并具有足够快的开启速度以及很低的导通阻抗，以保证在esd事件发生时能在瞬间泄放所产生的全部能量，并能快速将电压钳位使被保护电路免受损伤。此外，esd保护电路应具独立性，应该仅在发生静电放电时才被触发工作，并且不产生寄生效应影响芯片的正常工作。如果保护电路本身设计的抗esd能力不够，不足以快速、有效地泄放esd电流，那么就会导致esd保护电路的击穿。

3、因此，本领域还需要进一步优化电路的抗esd性能，从全芯片esd保护结构的设计来进行考虑，以提高多电源域全芯片的抗esd能力。

技术实现思路

1、为了解决现有技术中的上述问题，即现有技术未从全芯片的全方位保护着手，芯片的抗esd能力尚达不到预期的问题，本发明提供了一种多电源域全芯片esd保护架构，所述多电源域全芯片esd保护架构包括esd电源钳位电路、轨间电路以及esd电源网络；

2、所述esd电源钳位电路，用于形成esd电流的低阻抗泄放通路，钳位电源总线电压低于设定值；

3、所述轨间电路，用于形成不同电源域之间的esd电流的低阻抗泄放通路；

4、所述esd电源网络，用于消除电源线、地线寄生电容及电阻对esd的负面影响。

5、在一些优先的实施例中，所述esd电源钳位电路通过rc动态检测电路进行esd防护。

6、在一些优先的实施例中，所述esd电源钳位电路包括钳位管n2、反相器，所述反相器包括nmos管n1和pmos管p1，所述esd电源钳位电路还包括二极管d1和电阻r2；

7、所述二极管d1设置于电源和地之间，用于泄放电源vdd相对于地vss的负向esd脉冲；

8、所述电阻r2设置于钳位管n2栅极和地之间，用于泄放钳位管栅极的感应电荷。

9、在一些优先的实施例中，所述rc动态检测电路包括电阻r1和电容c1，所述电阻r1和所述电容c1串联设置于电源vdd和地vss之间。

10、在一些优先的实施例中，所述电容c1为mos管。

11、在一些优先的实施例中，所述esd电源钳位电路分别设置于芯片输入输出端口区和芯片核心区。

12、在一些优先的实施例中，所述轨间电路包括反向并联的二极管或二极管串。

13、在一些优先的实施例中，所述轨间电路具有双向性能，允许esd电流在电源之间的可逆流动。

14、在一些优先的实施例中，所述轨间电路分别设置于多电源域全芯片的各电源域之间。

15、在一些优先的实施例中，所述esd电源网络包括多组esd防护电路，多组所述esd防护电路分别设置于芯片输入输出端口环与芯片核心区的设定位置。

16、本发明的有益效果：

17、(1)本发明多电源域全芯片esd保护架构，其电源钳位电路与典型的esd电源箝位电路相比，增加了一个二极管d1和电阻r2，提高了esd器件防护能力，实用性更强。

18、(2)本发明多电源域全芯片esd保护架构，其轨间电路在不同电源域间的接地路径里有一个esd网络，而两个电源域之间没有esd元件，这避免了需要考虑电源排序和噪声注入问题。

19、(3)本发明多电源域全芯片esd保护架构，其全芯片esd布局，在防护电路的安排上全方位地考虑到esd测试的各种组合，从而保证每个电源和地之间都有低阻通路来泄放esd电流。

技术特征：

1.一种多电源域全芯片esd保护架构，其特征在于，所述多电源域全芯片esd保护架构包括esd电源钳位电路、轨间电路以及esd电源网络；

2.根据权利要求1所述的多电源域全芯片esd保护架构，其特征在于，所述esd电源钳位电路通过rc动态检测电路进行esd防护。

3.根据权利要求2所述的多电源域全芯片esd保护架构，其特征在于，所述esd电源钳位电路包括钳位管n2、反相器，所述反相器包括nmos管n1和pmos管p1，所述esd电源钳位电路还包括二极管d1和电阻r2；

4.根据权利要求3所述的多电源域全芯片esd保护架构，其特征在于，所述rc动态检测电路包括电阻r1和电容c1，所述电阻r1和所述电容c1串联设置于电源vdd和地vss之间。

5.根据权利要求4所述的多电源域全芯片esd保护架构，其特征在于，所述电容c1为mos管。

6.根据权利要求1至5任一项所述的多电源域全芯片esd保护架构，其特征在于，所述esd电源钳位电路分别设置于芯片输入输出端口区和芯片核心区。

7.根据权利要求1所述的多电源域全芯片esd保护架构，其特征在于，所述轨间电路包括反向并联的二极管或二极管串。

8.根据权利要求7所述的多电源域全芯片esd保护架构，其特征在于，所述轨间电路具有双向性能，允许esd电流在电源之间的可逆流动。

9.根据权利要求7或8所述的多电源域全芯片esd保护架构，其特征在于，所述轨间电路分别设置于多电源域全芯片的各电源域之间。

10.根据权利要求1所述的多电源域全芯片esd保护架构，其特征在于，所述esd电源网络包括多组esd防护电路，多组所述esd防护电路分别设置于芯片输入输出端口环与芯片核心区的设定位置。

技术总结
本发明属于芯片架构领域，具体涉及了一种多电源域全芯片ESD保护架构，旨在解决现有技术未从全芯片的全方位保护着手，芯片的抗ESD能力尚达不到预期的问题。本发明包括：分别设置于芯片输入输出端口区和芯片核心区的多个ESD电源钳位电路，用于形成ESD电流的低阻抗泄放通路，钳位电源总线电压低于设定值；分别设置于多电源域全芯片的各电源域之间轨间电路，用于形成不同电源域之间的ESD电流的低阻抗泄放通路；分别设置于芯片输入输出端口环与芯片核心区的设定位置的多组ESD防护电路构成的ESD电源网络，用于消除电源线、地线寄生电容及电阻对ESD的负面影响。本发明提高了整个芯片的抗ESD能力，达到了对整个芯片提供全方位保护的目的。

技术研发人员：王小明,乐立鹏,方新嘉,庞敏,王伊卜
受保护的技术使用者：北京微电子技术研究所
技术研发日：
技术公布日：2024/1/15