一种控制芯片和PFC变换器的制作方法

本发明涉及集成电路，具体涉及一种控制芯片和pfc变换器。

背景技术：

1、当交流电源为功率设备供电时，需要先通过整流器将交流电转换成直流电，然后通过dc-dc转换器进行开关控制，因而整个功率设备的输入电流并不呈现正弦波，高次谐波严重，从而会降低电网的利用率和严重污染电网。为了避免上述问题的出现，常通过功率因数校正电路即pfc转换器对输入电源进行处理。

2、现有pfc转换器的电路如图1所示，其中二极管d1-二极管d4组成了整流桥，电容c1为滤波电容，电阻r1和电阻r2为线电压vbus的采样网络，二极管d5为续流二极管；功率管mosfet为开关器件；电容c4为输出滤波电容；电阻r7和电阻r8构成输出电压的采样网络；电阻r3设置控制ic的振荡频率；电阻r4为cs端口缓冲电阻；电阻r5为电流采样电阻；电容c2为电流环路补偿电容；电容c3为电压环路补偿电容；电阻r6为芯片乘法器输出管脚外部电阻。控制ic内部包含偏置模块（ldo、bias、uvlo）、振荡器（osc）、绝对值模块（abs）、乘法器（mult）、电流运放（ota1）、电压运放（ota2）、比较器（cmp）、逻辑模块（rs触发器）、驱动模块（driver）。

3、图1所示电路的工作原理如下：

4、上电后，当功率管mosfet导通时，电感电流路径为：电感l功率管mosfet 接地端gnd电阻r5整流桥，电流呈斜坡上升；当功率管mosfet关断后，电感电流路径为：电感l续流二极管d5输出接地端gnd采样电阻r5整流桥，电流呈斜坡下降。在控制ic内部，振荡器发出的时钟信号clk用于控制功率管mosfet导通，而功率管mosfet的关断受比较器cmp变高控制。比较器cmp的负输入端为电流运放的输出端icomp，在相邻的几个开关时间内，几乎表现为直流电压。比较器cmp的正输入端为斜坡信号，该信号可由振荡器模块产生，因此，斜坡信号升高到icomp电压的高度，比较器cmp翻转，并最终控制功率管mosfet关断。

5、时钟信号控制功率管mosfet导通后，电感电流线性上升，则电阻r5两端的电压线性升高，控制ic的cs管脚采样到的电压线性升高，但由于电阻r5和芯片gnd的位置关系，cs引脚采样到的是负电压，cs脚的电压经过绝对值模块作绝对值处理后，得到正斜坡上升电压。同理，在功率管mosfet关断后，cs脚经绝对值模块处理后的电压为正斜坡下降电压。

6、对于电流运放ota1，其负输入端的平均值应跟随正输入端的形状，电流运放ota1的正输入端即为乘法器的输出管脚mult，对于乘法器而言，两个输入端分别是vac脚和电压运放的输出补偿端vcomp，vac用于采样线电压，故呈半波正弦形状，而电压环表现为慢环，vcomp电压近似为一直流电压，故乘法器输出波形仍呈现半波正弦形状。cs引脚采样的电压形状会跟随vac引脚的信号形状，由于电感电流始终等于电阻r5上的电流，从而系统的输入电压vbus和输入电流iin，达到了功率因数校正作用。

7、对于电压环，是个慢环，例如由于负载加重，输出电压vout下降，vs脚电压下降，vcomp电压上升，mult上升，icomp上升，导致占空比上升，提升输出电压。同理，输出电压上升了，占空比会下降。

8、对于电流环，相对快环，采样电流偏高，通过电流运放将icomp电压降低，降低占空比，从而降低电流，形成负反馈环。

9、对于现有的pfc转换器，其在使用时存在以下问题：由于设置有采用的电阻r5，因此使用功耗较大，例如在大功率应用环境中，如果电感平均电流达到10a，电阻r5的阻值如果为0.1ω，则采样电阻上的功耗都将达到10w，对于瞬间限流时的功耗则会更大。

技术实现思路

1、鉴于背景技术的不足，本发明提供了一种控制芯片和pfc变换器，所要解决的技术问题是现有pfc变换器由于使用电阻进行采用，功耗较大。

2、为解决以上技术问题，第一方面，本发明提供了一种控制芯片，包括振荡器、电流运放单元、电压运放单元、比较器、乘法器、电流合成单元、逻辑控制单元和驱动单元；

3、所述振荡器用于产生时钟信号，所述时钟信号输入到所述逻辑控制单元；

4、所述电压运放单元基于输入的第一基准电压和第一检测电压的差向所述乘法器输出第一信号；

5、所述乘法器基于输入的第一信号和第二检测电压的乘积向所述电流运放单元输入第二信号；

6、所述电流合成单元基于输入的斜坡上升信号来补充斜坡下降信号，所述斜坡下降信号在所述斜坡上升信号消失后产生，所述斜坡上升信号和斜坡下降信号为所述电流合成单元输出的斜坡信号，所述斜坡信号输入到所述电流运放单元；

7、所述电流运放单元基于所述第二信号和斜坡信号的差向所述比较器输入第一比较信号，所述比较器基于输入的第二比较信号和第一比较信号的大小向所述逻辑控制单元输入第一控制信号，所述逻辑控制单元基于所述第一控制信号和时钟信号向所述驱动单元输入驱动信号。

8、在第一方面的某种实施方式中，所述逻辑控制单元包括rs触发器，所述时钟信号输入到所述rs触发器的s端，所述第一控制信号输入到所述rs触发器的r端，所述rs触发器的q输出端与所述驱动单元电连接。

9、在第一方面的某种实施方式中，所述第一基准电压输入到所述电压运放单元的正输入端，所述第一检测电压输入到所述电压运放单元的负输入端；

10、所述第二信号输入到所述电流运放单元的正输入端，所述斜坡信号输入到所述电流运放单元的负输入端；

11、所述第一比较信号输入到所述比较器的负输入端，所述第二比较信号输入到所述比较器的正输入端。

12、在第一方面的某种实施方式中，本发明还包括偏置模块，所述偏置模块基于输入的电源电压产生所述控制芯片用的电压信号。

13、在第一方面的某种实施方式中，所述电流合成单元包括mos管n1、mos管n2、反相器inv1、电容c10和电流源ib，所述mos管n1的漏极用于输入所述斜坡上升信号，所述mos管n1的栅极与所述反相器inv1的输入端电连接，用于输入所述驱动信号，所述mos管n1的源极分别与mos管n2的漏级和电容c10一端电连接，用于输出所述斜坡信号，所述mos管n2的栅极与反相器inv1的输出端电连接，所述mos管n2的源极通过电流源ib接地，所述电容c10另一端接地。

14、在第一方面的某种实施方式中，所述驱动信号的占空比与所述电流源ib的电流大小正相关。

15、在第一方面的某种实施方式中，所述电流源ib包括mos管n3、mos管n4、mos管n5、mos管n6、mos管n7、mos管p1、mos管p2、反相器inv2、运算放大器amp、电阻r10和电容c11；

16、所述mos管n3的漏极用于输入第二基准电压，mos管n3的栅极与反相器inv2的输入端电连接，用于输入所述驱动信号，mos管n3的源极分别与mos管n4的漏极、电容c11一端和运算放大器amp的正输入端电连接，mos管n4的栅极与反相器inv2的输出端电连接，mos管n4的源极和电容c11另一端均接地；运算放大器amp的负输入端分别与电阻r10一端和mos管n5的源极电连接，电阻r10另一端接地，运算放大器amp的输出端与mos管n5的栅极电连接，mos管n5的漏极分别与mos管p1的漏极、mos管p1的栅极和mos管p2的栅极电连接，mos管p1的源极与mos管p2的源极电连接，mos管p2的漏极分别与mos管n6的漏极、mos管n6的栅极和mos管n7的栅极电连接，mos管n6的源极和mos管n7的源极均接地，mos管n7的漏极与mos管n2的源极电连接。

17、第二方面，本发明还提供了一种pfc 变换器，包括上述的控制芯片，还包括整流单元，所述整流单元的第一直流连接端分别与第一电压检测单元、电容c1一端和电感l一端电连接；第一电压检测单元与乘法器电连接，向乘法器输入第二检测电压；电容c1另一端接地，电感l1另一端分别与二极管d5的正极和电流互感器的第一连接端电连接，二极管d5的负极分别与电容c4一端和第二电压检测单元电连接，电容c4另一端接地，第二电压检测单元向电压运放单元输入第一检测电压；电流互感器的第二连接端与功率管mosfet的漏极电连接，功率管mosfet的栅极与驱动单元电连接，功率管mosfet的源极接地；电压运放单元的输出端通过电容c3接地；乘法器的输出端通过电阻r4接地；振荡器通过电阻r3接地；电流运放单元的输出端通过电容c2接地；电流互感器的第一输出端与二极管d6的正极电连接，二极管d6的负极分别与电阻r5一端和电流合成单元电连接，在所述功率管mosfet导通时向所述电流合成单元提供斜坡上升信号，电阻r5另一端和电流互感器的第二输出端均接地。

18、本发明与现有技术相比所具有的有益效果是：在实际实用时，本发明通过电流互感器来检测功率管mosfet导通时的电流，而不是采用电阻来全周期采集电流，可以更好的降低使用功耗，另外由于功率管mosfet关断时电流互感器采集不了电流，为了避免此问题发生，本技术在功率管mosfet关断时通过电流合成单元来生成斜坡下降信号进行控制，从而实现全周期的电感电流采样。