电源钳位保护电路和芯片的制作方法

本发明实施例涉及电路领域，尤其涉及一种电源钳位保护电路和芯片。

背景技术：

1、静电泄放（electrical static discharge，esd）保护是集成电路可靠性要求里非常重要的部分。静电的特点是电压非常高，可以是几百至几千伏，与不同的测试方法和模型相关，峰值电流很大，为1～10安培，但静电的持续时间一般很短，一般在几纳秒到几微秒，另外静电电压电流的上升时间非常快，通常在1～100纳秒，是一个瞬时发生但持续时间很短的事件。

2、在集成电路中，静电泄放保护通常由电静电检测电路、反相器和n型金属-氧化物-半导体（n-metal-oxide-semiconductor，nmos）导通器件组成，静电检测电路在检测到电源电压信号上存在静电时，提高nmos管的栅极电压，使得nmos管导通，从而泄放静电电流，使电源电压信号和地电压信号之间的压差钳位在一个安全的范围内。

3、然而，现有的电源钳位保护电路的性能仍有待提高。

技术实现思路

1、本发明实施例解决的问题是提供一种电源钳位保护电路和芯片，能够提高电源钳位保护电路的性能。

2、为解决上述问题，本发明实施例提供了一种电源钳位保护电路，包括：

3、静电检测单元，耦接于电源电压信号与地电压信号之间，适于根据所述电源电压信号确定存在静电时，生成静电保护信号；

4、触发单元，与所述静电检测单元耦接，适于在接收到所述静电保护信号时，生成驱动控制信号；

5、泄放晶体管单元，与所述触发单元耦接，且包括多个并联连接的静电泄放支路，适于在接收到所述驱动控制信号时导通，以对静电电流进行泄放；

6、所述泄放晶体管单元包括多条电源金属线和多条接地金属线，多条所述电源金属线与多条所述接地金属线分别与所述静电泄放支路一一对应设置，所述多个静电泄放支路分别耦接于对应的电源金属线与对应的接地金属线之间；

7、多条所述电源金属线与多条所述接地金属线分别沿第一方向延伸，且沿第二方向交叉间隔布置，其中，所述第一方向与所述第二方向相垂直。

8、可选地，所述多个静电泄放支路分别包括多个泄放晶体管；

9、所述泄放晶体管的栅端用于接收所述驱动控制信号，所述泄放晶体管的漏端用于接收所述电源电压信号，所述泄放晶体管的源端用于接收所述地电压信号。

10、可选地，所述静电检测单元包括电阻器和电容器；

11、所述电阻器的第一端用于接收所述电源电压信号，所述电阻器的第二端与所述电容器的第一端耦接，用于作为所述静电检测单元的输出节点或与所述静电检测单元的输出节点耦接，所述电容器的第二端用于接收所述地电压信号。

12、可选地，所述静电检测单元的时间常数为所述电阻器的电阻值与所述电容器的电容值的乘积。

13、可选地，所述静电检测单元的时间常数小于所述电源电压信号的上电时间且大于静电上电时间。

14、可选地，所述触发单元包括反相器。

15、可选地，所述反相器包括第一型晶体管与第二型晶体管；

16、所述第一型晶体管的栅端与所述第二型晶体管的栅端耦接，用于作为所述触发单元的输入节点，所述第一型晶体管的源端用于接收所述电源电压信号，所述第一型晶体管的漏端与所述第二型晶体管的漏端耦接，用于作为所述触发单元的输出节点，所述第二型晶体管的源端用于接收所述地电压信号。

17、可选地，所述第一型晶体管为pmos晶体管，所述第二型晶体管为nmos晶体管。

18、相应地，本发明实施例还提供一种芯片，包括如上述任一项所述的电源钳位保护电路。

19、与现有技术相比，本发明实施例的技术方案具有以下优点：

20、本发明实施例提供的电源钳位保护电路，包括：静电检测单元，耦接于电源电压信号与地电压信号之间，适于根据所述电源电压信号确定存在静电时，生成静电保护信号；触发单元，与所述静电检测单元耦接，适于在接收到所述静电保护信号时，生成驱动控制信号；泄放晶体管单元，与所述触发单元耦接，且包括多个并联连接的静电泄放支路，适于在接收到所述驱动控制信号时导通，以对静电电流进行泄放。

21、本发明实施例提供的电源钳位保护电路，泄放晶体管单元包括耦接于电源电压信号与地电压信号之间的多个并联连接的静电泄放支路，在所述电源电压信号出现毛刺导致所述泄放晶体管单元的误触发时，静电电流能够通过多个并联连接的静电泄放支路进行分散泄放，使得流经每个静电泄放支路的静电电流较小，从而能够避免电源电压信号出现毛刺时所形成的较大的电流流经所述泄放晶体管单元造成所述泄放晶体管单元的损毁，相应有助于提高电源钳位保护电路的性能。

技术特征：

1.一种电源钳位保护电路，其特征在于，包括：

2.如权利要求1所述的电源钳位保护电路，其特征在于，所述多个静电泄放支路分别包括多个泄放晶体管；

3.如权利要求1所述的电源钳位保护电路，其特征在于，所述静电检测单元包括电阻器和电容器；

4.如权利要求3所述的电源钳位保护电路，其特征在于，所述静电检测单元的时间常数为所述电阻器的电阻值与所述电容器的电容值的乘积。

5.如权利要求4所述的电源钳位保护电路，其特征在于，所述静电检测单元的时间常数小于所述电源电压信号的上电时间且大于静电上电时间。

6.如权利要求1所述的电源钳位保护电路，其特征在于，所述触发单元包括反相器。

7.如权利要求6所述的电源钳位保护电路，其特征在于，所述反相器包括第一型晶体管与第二型晶体管；

8.如权利要求7所述的电源钳位保护电路，其特征在于，所述第一型晶体管为pmos晶体管，所述第二型晶体管为nmos晶体管。

9.一种芯片，其特征在于，包括如权利要求1-8任一项所述的电源钳位保护电路。

技术总结
一种电源钳位保护电路和芯片，所述电源钳位保护电路包括：静电检测单元，耦接于电源电压信号与地电压信号之间，适于根据所述电源电压信号确定存在静电时，生成静电保护信号；触发单元，与所述静电检测单元耦接，适于在接收到所述静电保护信号时，生成驱动控制信号；泄放晶体管单元，与所述触发单元耦接，且包括多个并联连接的静电泄放支路，适于在接收到所述驱动控制信号时导通，以对静电电流进行泄放。本发明技术方案能够避免电源电压信号出现毛刺时所述泄放晶体管单元的误触发导致所述泄放晶体管单元的损毁，相应有助于提高电源钳位保护电路的性能。

技术研发人员：杨耕,梁红振
受保护的技术使用者：芯耀辉科技有限公司
技术研发日：
技术公布日：2024/1/16