+3.3V或+5V电压供电的IC集成电路供电系统

本发明涉及电子系统设计领域，具体涉及+3.3v或+5v电压供电的ic集成电路供电系统。

背景技术：

1、在电子系统设计领域，通常按照“系统->分机->模块（pcb）->集成电路（ic）”层级进行划分和设计。系统中的各分机完成相对独立的分机功能、分机中的各模块（pcb）完成相对独立的模块功能，pcb模块通常以集成电路（ic）搭建，ic处于最底层级。

2、分机内部通常都提供了独立的供电模块，以实现对所有模块（pcb）的统一供电。依照不同分机的布局设计，分机供电到达具体pcb可经分机母板走线或内部独立电缆敷线实现。pcb供电输入后还有可能会进行二次dc-dc（升压/降压/负电压等）电源电路设计，以满足具体ic供电单元的多种需求和规格(如某些fpga就有可能需要+2.5v/+1.8v/+1.2v等)，对于这部分已经在pcb上进行过二次dc-dc后的供电，其输出通常都能保证ic供电单元的准确性（包括电压、电流、纹波等指标特性）。但对pcb上其它较为常见的以+3.3v或+5v供电工作的ic器件的供电，产品设计者仍习惯于直接使用分机供电模块输出的+3.3v或+5v进行供电，一般仅采取了在+3.3v或+5v供电输入端并联大电容到地进行低频滤波或在电源上串电感进行干扰抑制，最后在具体ic供电单元管脚并联高频小电容进行高频滤波处理。

3、相较于pcb载板二次dc-dc转换后的供电途径，直接来自于模块（pcb）外部输入的+3.3v或+5v供电电源，在实际生产调试组装和上电运行中过程中，常发现可因多种意外供电导致了负载（ic集成电路元件）的直接烧毁报废。鉴于+3.3v或+5v作为当前ic集成电路的主流供电电压，有必要专门针对其采取更加完善的供电处理技术措施，需同时保证其供电可靠性和供电品质，这对于复杂电子设备和有高可靠运行要求的电子设备尤为重要。

技术实现思路

1、针对现有技术中的上述不足，本发明提供的+3.3v或+5v电压供电的ic集成电路供电系统解决了现有ic集成电路供电系统在实际生产调试组装和上电运行中过程中，常因多种意外供电导致了负载（ic集成电路元件）直接烧毁报废的问题，并同时改善其供电品质。

2、为了达到上述发明目的，本发明采用的技术方案为：+3.3v或+5v电压供电的ic集成电路供电系统，包括极性阻断单元、低压过压过流阻断单元、模拟电路和数字电路；

3、所述极性阻断单元的输入端作为所述ic集成电路供电系统的供电输入端；

4、所述极性阻断单元的输出端与所述低压过压过流阻断单元的输入端连接；

5、所述低压过压过流阻断单元的输出端分别与所述模拟电路和数字电路连接；

6、所述模拟电路接模拟地，所述数字电路接数字地，所述模拟地与数字地之间通过电感l2连接；

7、所述模拟电路和数字电路共同作为ic供电单元。

8、进一步地：所述极性阻断单元包括型号为irf7416的极性阻断芯片d1，所述极性阻断芯片d1的1-3号引脚均作为所述极性阻断单元的输出端，所述极性阻断芯片d1的4号引脚与接地电阻r1连接，所述极性阻断芯片d1的5-8号引脚均分别与接地电容c1和电感l1的一端连接，所述电感l1的另一端作为所述极性阻断单元的输入端。

9、进一步地：所述低压过压过流阻断单元包括型号为aat4684itp-t1的低压过压过流阻断芯片d2；

10、所述低压过压过流阻断芯片d2的in引脚作为所述低压过压过流阻断单元的输入端，分别与tvs管v1的阴极、接地电容c2和电阻r2的一端连接，所述tvs管v1的阳极接地，所述电阻r2的另一端分别与所述低压过压过流阻断芯片d2的ovp引脚和接地电阻r3连接，所述低压过压过流阻断芯片d2的out引脚作为所述低压过压过流阻断单元输出端；所述低压过压过流阻断芯片d2的/flt引脚与bite机内测试设备中的mcu数字量输入端口连接，所述低压过压过流阻断芯片d2的gnd引脚和/en引脚均接地。

11、进一步地：所述模拟电路包括若干模拟ic集成电路元件，每个模拟ic集成电路元件的vcc引脚与所述低压过压过流阻断芯片d2的out引脚连接，每个模拟ic集成电路元件的gnd引脚接模拟工作地，每个ic集成电路元件的vcc引脚与gnd引脚之间通过高频小电容连接。

12、进一步地：所述数字电路包括若干数字ic集成电路元件，每个数字ic集成电路元件的vcc引脚与所述低压过压过流阻断芯片d2的out引脚连接，每个数字ic集成电路元件的gnd引脚接数字工作地，每个ic集成电路元件的vcc引脚与gnd引脚之间通过高频小电容连接。

13、进一步地：所述电感l1采用表贴式铁氧体叠层片式磁珠，用于抑制和消除所述+3.3v或+5v电压供电的ic集成电路供电系统中的电磁干扰；所述电感l1的额定电流为ic供电单元最大工作电流值的5倍及以上；

14、所述电容c1选用具备低等效串联电阻和低等效串联电感的片式磁介大容值电容，用于实现低频滤波，所述电容c1的耐压标称值为工作电压的2倍及以上，其容值为10uf及以上。

15、进一步地：所述极性阻断芯片d1中的场效应管采用单极型功率p沟道mos场效应管，用于供电极性出错时强制阻断对ic集成电路的供电。

16、进一步地：所述低压过压过流阻断芯片d2用于对3v-7v电压范围内的电源开通控制；

17、所述tvs管v1用于对所述低压过压过流阻断芯片d2的输入前级进行瞬态电压抑制，所述tvs管v1的管钳位电压vc值不低于电路工作的最大电压。

18、进一步地：所述电容c2为所述低压过压过流阻断芯片d2的浪涌电压抑制器，所述电容c2采用低等效串联电阻和低等效串联电感的小体积片式钽电容或片式磁介电容，其电容耐压标称值为工作电压的2倍及以上。

19、进一步地：所述电阻r2和电阻r3用于设置所述低压过压过流阻断芯片d2的ovp引脚的过压关断阀值，所述过压关断阀值为负载端所有ic集成电路的供电允许极限值取最小值。

20、本发明的有益效果为：

21、1）采用串接磁珠实现抑制和消除特定频率范围的电磁干扰；

22、2）采用大电容与地并联实现低频滤波；

23、3）采用极性阻断芯片d1(mosfet)为核心实现供电极性反接时强制阻断对ic集成电路的供电，消除ic元件烧毁风险；

24、4）采用低压过压过流阻断芯片d2(mosfet)为核心实现供电异常低压、异常高压、上电瞬态高压、负载端过流等情况下，强制阻断供电，消除供电回路元件损坏风险；

25、5）采用高频小电容与地并联实现高频滤波；

26、6）进行合理的pcb布局以及+3.3v或+5v电源和地设计；

27、7）提供故障发生时的数字量输出信号，该信号可连接至bite机内测试设备的mcu数字量输入端口，通过实时监控+3.3v或+5v供电支路中的ic集成电路供电使用情况，便于实现电子设备健康管理。