点，且该第三二极管的一输出端耦接于该第二节点；一第一开关，耦接于该第一节点与一第四节点之间；一第二开关，耦接于该第四节点与一固定电位端之间；一第一驱动电路，耦接于该第三节点与该第四节点之间，并耦接于该时钟产生电路与该第一开关之间，设置成依据该时钟信号控制该第一开关；一第二驱动电路，耦接于该时钟产生电路与该第二开关之间，设置成依据该时钟信号控制该第二开关；以及一充电电容，耦接于该第三节点与该第四节点之间；其中，当该时钟信号处于一第一电位时，该第一驱动电路会关闭该第一开关且该第二驱动电路会导通该第二开关，而当该时钟信号处于一第二电位时，该第一驱动电路会导通该第一开关且该第二驱动电路会关闭该第二开关。
[0010]本说明书另提供一种用于一电源转换电路的电容充电电路的实施例。该电源转换电路包含一上桥开关，稱接于该电源转换电路的一输入端与一第一节点之间；一下桥开关，耦接于该第一节点与一固定电位端之间；一自举电容，耦接于该第一节点与一第二节点之间；一电感，耦接于该第一节点与该电源转换电路的一输出端之间；一充电电容，耦接于一第三节点与一第四节点之间；一调节电路，设置成对该电源转换电路的该输入端上的一输入电压进行调节，以产生一调节电压；一第一二极管，该第一二极管的一输入端稱接于该调节电路的一输出端，且该第一二极管的一输出端耦接于该第二节点；一控制信号产生电路，设置成产生一控制信号；一上桥驱动电路，耦接于该第二节点与该第一节点之间，并耦接于该控制信号产生电路与该上桥开关之间，设置成依据该控制信号控制该上桥开关；一下桥驱动电路，耦接于该控制信号产生电路与该下桥开关之间，设置成依据该控制信号控制该下桥开关。该电容充电电路包含:一时钟产生电路，设置成产生一时钟信号；一第二二极管，其中，该第二二极管的一输入端耦接于该调节电路的该输出端，且该第二二极管的一输出端耦接于该第三节点；一第三二极管，其中，该第三二极管的一输入端耦接于该第三节点，且该第三二极管的一输出端耦接于该第二节点；一第一开关，耦接于该第一节点与该第四节点之间；一第二开关，耦接于该第四节点与一固定电位端之间；一第一驱动电路，耦接于该第三节点与该第四节点之间，并耦接于该时钟产生电路与该第一开关之间，设置成依据该时钟信号控制该第一开关；以及一第二驱动电路，耦接于该时钟产生电路与该第二开关之间，设置成依据该时钟信号控制该第二开关；其中，当该时钟信号处于一第一电位时，该第一驱动电路会关闭该第一开关且该第二驱动电路会导通该第二开关，而当该时钟信号处于一第二电位时，该第一驱动电路会导通该第一开关且该第二驱动电路会关闭该第二开关。
[0011 ] 上述实施例的优点之一，是电容充电电路可在电源转换电路进入省电操作模式时，持续对自举电容进行充电，以确保自举电容在电源转换电路离开省电操作模式进入正常操作模式之际得以维持足够电荷，以使上桥开关得以顺利导通。
[0012]上述实施例的另一优点，是电容充电电路可提供自举电容足够的电荷，以使上桥开关得以持续维持在100%负载比的操作状态。
[0013]上述实施例的另一优点，是电容充电电路的架构精简，可节省所需的电路面积，藉此降低控制电路和电源转换电路的元件复杂度和成本。
[0014]本发明的其他优点将藉由以下的说明和附图进行更详细的解说。
【附图说明】
[0015]此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
[0016]图1至图8为本发明不同实施例的电源转换电路简化后的功能方块图。
[0017]【符号说明】
[0018]100、200、300、400、500、600、700、800 电源转换电路
[0019]110控制电路
[0020]111调节电路
[0021]112、162、163 二极管
[0022]113控制信号产生电路
[0023]114上桥驱动电路
[0024]115下桥驱动电路
[0025]116电容充电电路
[0026]120上桥开关
[0027]130下桥开关
[0028]140自举电容
[0029]152电感
[0030]154输出电容
[0031]156负载
[0032]161时钟产生电路
[0033]164、165开关
[0034]166、167驱动电路
[0035]168充电电容
[0036]269侦测电路
【具体实施方式】
[0037]以下将配合相关附图来说明本发明的实施例。在附图中，相同的标号表示相同或类似的元件或方法流程。
[0038]图1为本发明一实施例的电源转换电路100简化后的功能方块图。电源转换电路100包含控制电路110、上桥开关120、下桥开关130、自举电容(bootstrap capacitor) 140、电感152、输出电容154、以及负载156。控制电路110耦接于上桥开关120和下桥开关130，设置成控制上桥开关120和下桥开关130的运作。上桥开关120耦接于电源转换电路100的输入端与第一节点LX之间。下桥开关130耦接于第一节点LX与固定电位端(例如接地端)之间。自举电容140耦接于第一节点LX与第二节点BOOT之间。电感152耦接于第一节点LX与电源转换电路100的输出端之间。输出电容154耦接于电源转换电路100的输出端，用以降低电源转换电路100的输出信号VOUT中的噪声。负载156耦接于电源转换电路100的输出端。
[0039]在本实施例中，前述的上桥开关120和下桥开关130皆是用NMOS晶体管来实现。
[0040]如图1所示，控制电路110包含调节电路111、第一二极管112、控制信号产生电路113、上桥驱动电路114、下桥驱动电路115、以及电容充电电路116。调节电路111用于耦接电源转换电路100的输入端，且设置成对电源转换电路100的输入端上的输入电压VIN进行调节，以产生调节电压(regulated voltage)PVDD0第一二极管112的输入端稱接于调节电路111的输出端，且第一二极管112的输出端耦接于第二节点BOOT。控制信号产生电路113设置成产生控制信号CTL。上桥驱动电路114耦接于控制信号产生电路113、第一节点LX、与第二节点Β00Τ，并用于耦接上桥开关120。下桥驱动电路115耦接于控制信号产生电路113，并用于耦接下桥开关130。上桥驱动电路114设置成依据控制信号CTL控制上桥开关120，而下桥驱动电路115则设置成依据控制信号CTL控制下桥开关130。电容充电电路116耦接于调节电路111的输出端、第一节点LX、与第二节点BOOT。电容充电电路116设置成在接收到调节电压PVDD时储存电荷，并在接收到第一节点LX的电压时，将所储存的电荷经由第二节点BOOT转移至自举电容140，以对自举电容140进行充电。
[0041]实作上，控制信号产生电路113可用PWM信号产生器来实现，或是用PFM信号产生器来实现。
[0042]在图1的实施例中，电容充电电路116包含时钟产生电路161、第二二极管162、第三二极管163、第一开关164、第二开关165、第一驱动电路166、第二驱动电路167、以及充电电容168。时钟产生电路161设置成产生时钟信号CLK。第二二极管162的输入端耦接于调节电路111的输出端，且第二二极管162的输出端耦接于第三节点BT。第三二极管163的输入端耦接于第三节点BT，且第三二极管163的输出端耦接于第二节点BOOT。第一开关164耦接于第一节点LX与第四节点PH之间。第二开关165耦接于第四节