专利名称：延迟线滤波器的制作方法
技术领域：
本发明主要涉及用于过滤和/或延迟传输信号的系统和方法，更具体地说，涉及提供具有平滑响应的集成滤波器的系统和方法。
有关技术说明在过去几年里移动电话和其它无线通信设备的普及要求更大程度地利用现有频谱资源，同时降低用于高频操作技术的成本。任何蜂窝式系统的一个重要组件是将与该蜂窝式系统相关联的信号进行放大的大功率放大器。一种特别有效的大功率放大器是前馈放大器，该放大器通常包括沿主通路的一条或多条延迟线以及沿次前馈通路的一条或多条延迟线。
图1显示前馈大功率放大器1的一个示例。在该实施例中，主通路由混合分路器(hybrid splitter)2、相位-幅度调节电路3、主放大器4、输出耦合器5、延迟线6、误差注入耦合器7和馈电输出13组成。图1所示的实施例中的次通路包括延迟线8、混合合并器9、相位-幅度调节电路10和11以及误差放大器12。图1中所示的大功率放大器适合作为多载波功率放大器使用。
理想延迟线在预定频率范围内具有均匀、温度稳定和定量的介入延迟和固定相位。传统上，沿主通路的延迟线6是通过采用多径延迟均衡空腔滤波器实现的。鉴于空腔滤波器较好的隔离能力，该滤波器采用现有交叉耦合技术构成以将通带上的延迟变化降至最低，同时应付超大功率情况，例如，即使在小空腔直径情况下，在大多数设计中超过1000W的功率和特定情况下2000W以上的功率。该类型延迟线的实例可以从本申请受让方获得，作为标准产品延迟线。这一类滤波器一般很大，从15英寸2左右到40多英寸2。
例如，在第4,622,523和3,699,480号美国专利中示出了其它空腔滤波器延迟线。同样，这些空腔滤波器通常用于图1中所示的功率放大器主通路内。
在次前馈通路上延迟线(例如图1中的延迟线8)传统上采用盘绕式同轴电缆或印制在高介电材料上的微带来实现。在第4,409,568，5,252,934和4,218,664号美国专利以及诸如Murata LDH33、LDH36和LDH46系列的延迟线传统组件中示出了此类器件的实例。然而，传统印制微带延迟线的缺点是在通过高介电强度材料不同箍数间存在耦合和大介入损耗。同轴电缆类延迟线的交叉耦合很小，但是介入损耗仍很大，需要很大空间来实现。因此，目前尚未找到一种合适的次级延迟电路。
在采用有源元件变换不同延迟响应曲线、并将其相加来实现延迟均衡方面已作了大量工作。例如，授权给Haruo Shiki的第3,942,118号美国专利建议，将第一变频器、第一滤波器和依次提高谐振频率和依次降低Q值的第一串联全频通带滤波器(第一延迟均衡器)、第二变频器与第二滤波电路、本机振荡器和依次提高谐振频率和依次降低Q值的第二串联全频通带滤波器(第二延迟均衡器)串联在一起。但是，这一电路的缺点是介入损耗大、由于采用大量组件造成体积大以及由于有源元件的数量导致的温度不稳定。在有源延迟均衡方面的其它努力，例如第4,491,808号美国专利也遇到了类似问题。
1964年，S.B.Cohn博士提出采用4端口耦合器或3端口环行器实现其它组件非线性相位角或时延特性的均衡。见例如第3,277,403号美国专利，该专利以参考的方式包括在本文中。第4,197,514号和第4,988,962号美国专利引用了S.B.Cohn博士早期工作的实例作为各自说明书背景部分中的现有技术。在过去的一些年里，在实现S.B.Cohn建议的结构方面做了一些尝试。这些工作采用了体积庞大、价格昂贵和诸如上述第3,699,480号美国专利所示的大型装置，该专利展示了与阻抗电路相连接的空腔滤波环行器。迄今为止，这些装置均不能满足低成本应用的实用要求，诸如参照图1说明的多载波功率放大器中的次延迟线。
采用与延迟均衡空腔滤波器相同设计构造小型装置的工作尚未取得成功，主要因为在滤波器各种集总元件中存在着交叉耦合。因此，采用分立元件实现这种滤波器过去被认为是不可能的。
由于在集总元件中没有屏蔽，必然会影响使用集总元件的延迟均衡装置的整体性能，并且对其产生有害影响。以往认为，这种电路中的交叉耦合会使装置方法实现预期的功能。至今仍有人认为，在次回路中不能在小型结构中采用集总元件来建立一种平缓延迟响应，因为在谐振器中有大量杂散电感，而且没有屏蔽。
鉴于上述问题，现有技术在前馈功率放大器次通路中采用了同轴延迟线。但是，次通路中的该同轴延迟线存在上面提到的许多问题，因此也不能令人满意。为此，本发明设法找到一种利用集总分立组件均衡通带延迟的全新方法。本发明还寻求分别在主通路和次通路中提供改进的高低功率延迟线。
发明概述本发明一个或多个方面的目的在于确定集总元件延迟线，该延迟线与在通带上具有较平缓延迟特性的空腔延迟线类似，具有平缓延迟特性曲线。本发明采用了一种过去被认为在小型结构中不可行的集总元件的新结构。该结构应用传统理论，提供了一种采用集总元件进行延迟均衡的大大改进的结构，以形成平缓延迟响应曲线。这在线性放大器的次前馈通路中特别有用。
本发明的一个或多个方面可以解决上述一个或多个问题，并/或提供改进的技术，采用集总组件实现延迟线。
在本发明的一个方面中，利用集总组件设置小型延迟线组合。该组合由与两个端口连接、并与带通滤波器分立装置串联的小型3db正交混合耦合器(具有使用集总元件的谐振器)组成。
在本发明的另一方面中，在将产品发货给客户之前，对集总组件进行调节，并将其装入金属盒内，以提供适当的均衡，而利用通常与以批量生产组装的印制电路板相关的公差很难实现这种均衡。以这种方式，可以将延迟线作为预组装件提供给不同生产厂家，例如用于功率放大器次通路中。
在本发明的另一方面中，设置小型四端口混合正交耦合器，分立L-C谐振器作为两个端口上的集总元件与滤波器串联，最好带通滤波器本身由集总组件构成。在本发明的另一方面中，小型3db正交混合耦合器与滤波器安装在同一电路板上，谐振器紧靠该3db正交混合耦合器安装，例如在1/2英寸以内(优选是在1/4英寸以内)。
在本发明的另一方面中，谐振器组件是安装在小型3db正交混合耦合器上的分立元件。谐振器组件安装在小型3db正交混合耦合器顶部。
在本发明的其它实施例中，包括采用小型陶瓷谐振器构成滤波器，如KEL-FIL类陶瓷滤波器。
在本发明的其它方面中，描述了一种延迟线生产方法，使得事先测试的滤波器应用到该领域中。
在本发明的其它方面中，与滤波电路一起包含多重延迟电路。
在本发明的另外的方面中，在延迟电路和滤波电路间分隔电路延迟增益，以使延迟电路占总延迟的60％或以下，优选是50％或以下，40％或以下最好。
本发明的其它方面包括-在具有多个谐振器的空腔滤波器中，在其间的信号通路上有奇数个谐振器的一对谐振器间提供耦合连接的电容探示器(probe)。这对谐振器其中一个最好在信号通路的拐弯处；-至少在某些谐振器之间采用容性和电感混合连接的空腔延迟装置；
-载有谐振器的大功率带状线(stripline)或微带(microstrip)3db混合正交90°相移多路耦合器。全极点契比雪夫滤波器与大功率多路耦合器串联；-预调节延迟线模块。该模块可以用作前馈大功率放大器中的主延迟线或次延迟线。
本发明的另一个目的是提供一个与延迟线滤波器内延迟补偿电路一起使用的滤波器。该滤波器由排列在一起的电容组成，电容以阵列形式安装在在电路插件板上并且并排排列，相互之间或与地提供容性连接，邻近连接线的一端与电容阵列(capacitive trace)连接，另一端在相邻电容阵列上方悬空，这样，可以通过改变每条临近连接线和相邻电容阵列之间的距离来控制各相邻电容阵列的电容耦合。
本发明的再一目的是提供一种滤波器，该滤波器能够通过控制邻近连接导线之间的距离以及压缩或扩大电感器进行调节。支路线圈控制该滤波器的频率，而一系列的电容阵列控制带宽。
鉴于下面对优选实施例的详细介绍，本发明的这些特性以及其它特性就显而易见了。尽管本发明由所附权利要求加以限定，但这些权利要求是示例性的，本发明的一个或多个方面旨在包括在此以组合或分组合的形式描述的要素和步骤。例如，其目的是，本发明上述每一方面可以单独使利用和/或与上面限定的本发明的一个或多个方面结合使用，和/或结合以下详细描述使用。因此，在各种组合或分组合中有任意数量的可选组合限定本发明，这些组合可以包含说明书中的一个或多个要素，包括说明书、权利要求书、本发明的各个方面和/或附图。因此，依据本说明书，那些微波理论和设计的技术人员应当清楚，本发明的一个或多个方面的可选组合和分组合，单独或结合在此定义的一个或多个要素和/或步骤可以构成本发明的不同方面。其目的是，包含在这里的本发明的书面说明书将包括所有这种修改和变化。
通过参考附图，可以更好地理解以上发明概述以及下面的优选实施例的详细说明，本发明的附图以示例的方式、而非以限制的方式包含在本发明中。
图1是具有前馈设计的放大器实施例的方框图；图2是依据本发明的一个实施例的方框图；图3是本发明第一实施例的局部图/局部示意图；图4是图3所示实施例的示意图；图5是根据本发明第一实施例的完整电路板的俯视图；图6是根据本发明第二实施例的完整电路板的俯视图；图7是显示本发明实施例工作的频率-延迟曲线图；图8是显示本发明其它实施例工作的频率-延迟曲线图；图9显示本发明另外的实施例；图10显示本发明实施例的优选封装；图11显示本发明实施例典型工作特性；图12A和12B显示示例性小型3db正交混合耦合器示图；图13是包括基于本发明各方面的滤波器在内的装置的分解透视图；图14-18是具有基于本发明各方面的各种电容探示器实施例的滤波器的平面图；图19是图14所示滤波器的A-A侧视图；图20-29是具有依据本发明各方面的电容探示器的示例性滤波器的照片；图30是依据本发明各方面的主延迟线实施例的功能方框图；图31A-32A是根据本发明特性的带状线3db混合正交90°相移多路耦合器实施例俯视平面图，该耦合器载有两个完全相同的谐振器，该装置件留有一个输入和一个输出。
图32B是图31A-32A中加载多路耦合器的侧视平面图；图33是根据本发明各方面的示例性大功率预调节主延迟线模块的功能方框图；图34是根据本发明各方面的示例性低功率预调节次延迟线模块的功能方框图；图35是本发明一个另外实施例的局部图/局部示意图；图36是图35中所示实施例的示意图；图37是图35中所示实施例的透视图；图38是图35中所示实施例的侧视图。
优选实施例详细说明低功率延迟线参见图2，延迟电路28可以采取不同配置，使其包括与滤波电路30串连的延迟补偿电路29。
图3显示本发明第一实施例的局部图/局部示意图；图4显示图3所示的本发明第一实施例示意图；图5显示包含本发明第一实施例的电路插件板俯视图。
图3-5均采用了小型3db正交混合耦合器。由于传统上认为当这些耦合器与集总元件一起使用时，因为其体积较小将会导致起抑制作用的交叉耦合问题，因此过去认为它们不可能用于有集总元件的延迟均衡电路。图12和13显示两个典型小型3db正交混合耦合器。如图12和13所示，小型3db正交混合耦合器40的体积对于大功率器件(例如100-200W)通常小于0.03英寸3，对于标准功率器件(约60W)大约0.01英寸3。根据本发明的实施例，适合的小型3db正交混合耦合器的形成通常采用混合微带技术、混合多层技术或集成电路技术，如单片技术。一般来说，应用混合多层技术和混合微带技术形成的小型3db正交混合耦合器采用例如陶瓷填充的PTFE合成物或与由诸如FR4、G-10和聚酰胺等常用基板材料形成的电路板典型扩展特点兼容的其它材料。在一个优选实施例中可以应用由Anaren生产的Xinger(产品号1A1306)。Xinger可以从Anaren.com，Anaren Microwave，Inc.，6635 Kirkville Road，East Syracuse，NY 13057订购。小型3db正交混合耦合器的其它示例包括由Mid-Atlantic RF Systems Inc.，P.O.Box 745，Forest Hill，MD 21050，EMC Technology，1971 Old CuthbertRoad，Cherry Hill，NJ 08034和RF Power Components，Inc.，125Wilbur Place，Bohemia，NY 11716，muRata，2200 Lake ParkDriveSmyrna，GA 30080-7604制造的型号。图12或图13中所示的这种耦合器可用作图3-6所示的小型3db正交混合耦合器40。
如图3-5所示，小型3db正交混合耦合器40的输入与节点P1相连，输出与P4相连，谐振器与P2和P3相连。谐振器41由微电感器L1、电容C1和C2以及耦合带45组成。谐振器46由微电感器L2、电容C3和C4以及耦合带50组成。谐振器最好靠近小型3db正交混合耦合器40安装，例如在1英寸以内，优选是在1/2英寸以内，最好在1/4英寸以内。谐振器紧靠小型3db正交混合耦合器40安装可以降低耦合带45和50引起的偏差，减小交叉耦合，便于调节谐振器。在一个优选实施例中，将小型3db正交混合耦合器安装在谐振器上方或下方可以最大限度减小空间，这种方式可以将耦合器/谐振器组合所需的面积降至最小，同时将耦合带45和50的长度缩至最短。在一个实施例中，谐振器位于小型3db正交混合耦合器顶部，并直接与其相连，这样可以利用小型3db正交耦合器支持谐振器，并将谐振器电气隔离，从而便于调节、降低交叉耦合。位于小型3db正交混合耦合器上、并由其支持的谐振器的一个示例见图3和图5。
在本发明的可选实施例中对小型3db正交混合耦合器进行定制，使其包括部分或全部谐振器41和46。例如如果只需要预定频率范围，这些谐振器可以全部集成到小型3db正交混合耦合器中，从而使得整个延迟补偿电路能够在生产线上生产，满足大批量、低成本应用的要求。对于某些半定制应用，可以在小型3db正交混合耦合器中集成一个或多个电容。在这些实施例中，小型3db正交混合耦合器包括与其整合在一起的电容C1、C2、C3和/或C4。
若需要用耦合带41和46、电容C1～C4和/或微电感器L1和L2调节谐振器，最好留下上述组件中的一个或多个组件以便于调整。将这些组件中的一个或多个组件外露，可以例如通过手动调节谐振器41和46将延迟补偿电路29调节到一个特定频率，这种做法适合于在量小、复杂程度高的环境下生产这些部件。在优选实施例中，谐振器焊接在一起，并焊接至小型3db正交混合耦合器40顶部。采用这种配置提高了可靠性、降低了交叉耦合、缩小了空间。另外，这些电容易于互换，从而为定制应用(如量小、复杂程度高的环境)提供了最大限制度的灵活性。
图5显示了安装于电路插件板50上的小型3db正交混合耦合器40的实施例。图5中所示的尺寸是实际尺寸的3倍。延迟电路28的精确的总的封装尺寸如图11所示。
参见图3-5，延迟补偿电路29与滤波器30连接，如上结合如图2所述。滤波器30可以远离或紧靠延迟补偿电路29安装。在许多情况下最好将滤波器30紧靠延迟补偿电路安装，例如小于1英寸、优选是小于1/2英寸，最好小于1/4英寸。在大多数优选实施例中，滤波器30紧邻延迟补偿电路安装，并与其放在同一个壳内(例如图10中所示的壳)和/或装于同一电路板上(例如图5中所示的电路板50)。将延迟补偿电路29与滤波器30放在一起的优点是保护两个电路不会与其它电路，如前馈放大器内的其它元件产生交叉耦合。另外，可以精密控制和匹配滤波器30和延迟补偿电路29的延迟特性；除此之外，在交付整件前可以对其测试、调节，为其提供适当的质量保证。对于敏感高频微波的应用在生产环境下，特别是在将延迟电路直接集成到一个大得多的电路插件板内的情况下，往往很难达到可接受的再现水平。预装该电路解决了这一问题。
见图3-5，滤波器30可以由任何适合的集总元器件组成，例如陶瓷元件，或组合的电阻、电感和/或电容元件等的微介电谐振器。在图3-5所示的实施例中，滤波器30由与数排带分立微电感器的电路板排列在一起的电容组成，这些微电感器焊接在电容和地之间。由于在公布的实施例中交叉耦合可以降至最小，因此微谐振器是优选的。如图3和5所示，电容C5-C9可以形成排列于电路插件板上的矩形阵列，并且为彼此以及与地提供容性连接。示意性地，电容C5-C9在图4中分别为C5A、C5B、C6A、C6B、C7A、C7B、C8A、C8B、C9A和C9B。滤波器30也可以配置成包括一个或多个电感器，如图3和图5中所示的微电感器L3、L4A、L4B、L5A、L5B、L6A、L6B、L7A、L7B、L8A、L8B和L9。这些微电感器在图4中表示为电感器L3-L9。
图3-5中的电路可用于为诸如带通滤波器的任何合适滤波器提供平缓延迟响应。例如，通过采用与滤波器30相连的延迟补偿电路，整个延迟电路28在线性放大器的工作范围，即在优选带宽内仅呈现例如最小的时延变化，即250ps(0.25毫微秒)。因此，利用延迟均衡可以提供精确的延迟部件，该部件采用适当带宽上呈现平缓延迟响应的集总元件。由于组件之间的交叉耦合，过去认为不可能采用小型组件在高频上实现这一结果。不过，令人惊奇的是，业已发现小型集总元件在已公开配置中可以用来为高频通信提供性能优越的延迟元件。这相对于传统的配置极大地降低了成本。迄今为止，传统配置采用体积大、价格昂贵的空腔滤波器、微带和/或同轴延迟线来实现延迟功能。依据本发明的电路在前馈放大器的前馈通路中尤其有效。
下面描述图3-5中的操作。输入到小型3db正交混合耦合器端口1的信号被分成两路信号，然后进入端口2和端口3，每路信号有-3db损失。在端口3的信号输出是位相差-180°，在端口2的信号输出是位相差-90°，因此端口2信号和端口3信号差为90°相移，即端口2信号偏移-90°，端口3偏移-180°。
见图3-5，从小型3db正交混合耦合器的节点1进入的信号进入节点2(位相差90°)、通过谐振器41折回、从节点2到节点1(位相差180°)、从节点1到节点4，在节点4位相差270°。在小型3db正交混合耦合器节点1进入的信号也从节点1到节点4(位相差90°)、从节点4到节点3(位相差180°)、通过谐振器46折回、从节点3到节点4，在节点4为位相差270°。这样，从谐振器41和46折回的信号在节点4均为位相差270°，并合成图7中曲线B表示的延迟信号。由于信号在节点4上同相，通过小型3db正交混合耦合器的损耗只是与耦合器本身极低的阻抗相关联的损失，例如大约每毫微秒0.3-0.4db级或更低。在实施例中，选择适当的耦合元件可以将介入损耗进一步降到每毫微秒0.25db或以下、0.20db或以下、0.15db或以下和/或0.13db或以下。降低介入损耗的优点是可以从延迟电路28输出更大功率。因此，它优于其它每体积比高介入损耗的延迟电路。
在更进一步的实施例中，通过选择适当的组件可以对功率处理能力进行不同的配置。例如，延迟电路可以处理25、30、35、45、65、75、100、200W或更高功率。例如，采用(上面提到的)RF PowerComponents，Inc.的大功率小型3db正交混合耦合器，延迟电路可以被设置为处理200W或更高功率，同时仍保持本发明实施例的小巧结构和低成本。应用大功率、低介入损耗和小型结构的本发明实施例显示了本发明的全部新用途，诸如在某些低功率前馈放大器主通路中的应用。
见图3-5，当进入或离开谐振器41和46时通过耦合电路的延迟以下述方式形成了一个反向抛物线谐振频率延迟进入谐振器，在谐振器内折回数次，然后折返出去。进入谐振器41和46的信号在谐振器谐振频率范围内延迟，而在谐振频率范围外的信号立即折回。也就是说，谐振频率范围外的信号立刻折回，同时谐振频率范围内的信号在谐振器内循环。因此，对于逐渐远离中心谐振频率的频率来说，折回没有延迟，是即刻发生的。所以，谐振延迟通路比谐振外频率的延迟通路长得多，这样形成了图7曲线B所示的延迟特性曲线。正如滤波器的情况一样，可以通过有选择地采用谐振器41和46的电抗元件和配置改变反向抛物线(图7中曲线B)的中心频率和形状。这样，可以改变曲线B的特性曲线和形状，以便精密补偿滤波器30的延迟响应。
延迟补偿电路29可以提供50Ω的匹配阻抗和带宽低传输损耗。在许多情况下，最好将小型3db正交混合耦合器对于带宽设置为50Ω，以便所有频率都可以顺利传入该耦合器。由于已发现小型3db正交混合耦合器可以提供更平缓的幅度响应以至某些频率并不比其它频率更可取，因此在许多耦合设备的应用中优选这种耦合器，从而为整个延迟电路28提供了优越的性能特性。
更详细内容见图7，曲线C表示根据本发明实施例的延迟电路28的输出。延迟电路28可以显示通带内的微小振荡(例如约1/4毫微秒级的延迟偏差)，而总延迟根据所选元件的值确定。图7所示的实施例中，总延迟大约为10ns。曲线A表示带通滤波器(例如图3-5中所示带通滤波器30)的非均衡正常滤波器响应，此响应可以由延迟补偿电路29(如图3-5所示)补偿，以补偿正常带通滤波器响应的延迟变化。延迟补偿电路可以与上述滤波器并联，该电路可以具有与伴随滤波器相反延迟特性的频率响应，例如图7曲线B所示的反向抛物线。正常滤波器响应(曲线A)和反向抛物线响应(曲线B)相叠加可以形成具有微小振荡的平缓延迟响应(曲线C)。
图8显示根据本发明实施例的延迟响应曲线的第二示例曲线图。如图8所示，该延迟补偿电路表示对在所需带宽上4ns和略微大于6ns之间总延迟的贡献量，平均延迟为5ns。滤波电路30表示在所需带宽上8ns和刚刚超过10ns之间的延迟贡献量，平均延迟为9ns。曲线C代表显示整个延迟电路28的输出，该电路平均延迟14ns、在所需带宽上的延迟变化小于0.25ns。基于该延迟电路的总延迟(曲线C)的相对比例是这样的，即总延迟按照预定量在该延迟电路和滤波电路之间划分。业已发现当延迟电路占总延迟的60％或60％以下、优选是50％或50％以下，最好是40％左右时可以实现最小延迟偏差。在图8中由该曲线所示的示例电路中，该延迟电路提供与延迟电路28相关联的总延迟的大约36％。
图6显示了以与图3-5类似方式配置的第二个实施例延迟电路28，不过该电路采用了KEL FILTM谐振组件(小型陶瓷/介电谐振器)构成滤波器和谐振器，其它与图3～5类似。具体见图6，采用陶瓷谐振器61构成谐振器46，采用陶瓷谐振器62构成谐振器41。如上面说明谐振器41和46时所述，陶瓷谐振器61和62可以紧靠(如相邻或上面)小型3db正交混合耦合器安装。下面再具体看一下图6，同样，可以采用小型陶瓷谐振器63-67分别代替滤波器级L4C5、L5C6、L6C7、L7C8、L8C9构成滤波器30。在图6的实施例中，可以用电路板50构成耦合板阵列68或补充该阵列。在一些实施例中，可以采用K&LMicrowave，Incorporated，2250 Northwood Drive，Salisbury MD 21801出品的标准KEL FILTM。
图2所示的总框图可以随意配置，包括任意数目的延迟补偿电路29和/或滤波电路30。例如，根据图9，一个或多个延迟补偿电路29(例如第一29A、第二29B和/或第三29C(未示出)延迟补偿电路)可以与一个或多个滤波电路30(例如第一30A、第二30B(未示出)和/或第三30B(未示出)滤波电路)串接。在可选实施例中，延迟补偿电路29可以置于滤波电路30前面或后面。当采用一个以上延迟补偿电路与一个滤波电路串接时，该滤波电路可以置于延迟补偿电路之前、之后或之间(如图9所示)。如果使用多个滤波器与多个延迟补偿电路串接时，滤波器可以置于延迟补偿电路之前、之后和/或其间。将多个延迟补偿电路与一个或多个滤波电路串联在一起可以降低图7和图8中所示的目标带宽上的振荡，和/或扩展目标带宽。
图10是包含延迟电路28金属盒的图示，该电路由延迟补偿电路29和滤波电路30组成。金属盒的优点是可以将延迟电路与其它外来电磁干扰隔离。因此，可以将延迟电路28作为已被测、调节和可安装单元用于任何需要延迟电路28的应用中，而不需要对包含该延迟电路的电路插接板进行特殊电磁操作。因此，由于包含小型3db正交混合耦合器的集总元件延迟电路可以在安装到包括诸如图1所示的前馈放大器其余组件的主板上之前预先测试和组装，因此提高了各种前馈放大器的设计总体简化程度和可靠性。
可以采用各种方法构成延迟电路。例如，在一种示例组合方法中，可以通过采用公知的技术(诸如表面安装连接技术)将至少第一小型3db正交混合耦合器安装于电路板上来组成延迟电路。也可以采用诸如表面安装等公技术将多个第一微电感器和微电容与电路板连接。多个第一微电感器和微电容可以被配置组成一个或多个谐振器，例如分别与小型3db正交混合耦合器至少两个端口连接的第一和第二谐振器；多个第二微电感器和电容可以被配置组成滤波器。该滤波器可以利用分立微电容和/或直接来自电路板上阵列微电容。当电容直接由电路板上阵列形成，制造成本将可以大大降低，同时尺寸和调节方便程度将大大提高。表面安装耦合器有助于诸如IR、汽相、波峰焊接、人工热气等传统软熔(reflow)方法。
一旦各种元件安装在电路板上，最好对预定性能指标进行检查，并且在需要时手动调节。可以采用自动或手动方法与预定性能指标进行对比，这样延迟电路将不会受到主板电磁影响，从而提供了质量保证。
在第二个示例方法中，可以采用不同方法形成延迟电路。例如，在一种示例组合方法中，可以通过采用公知的技术(诸如表面安装连接技术)将至少第一小型3db正交混合耦合器安装于电路板上来自组成延迟电路。也可以采用诸如表面安装等公的技术将多个第一微电感器和微电容与电路板连接。多个第一微电感器和微电容可以被配置组成一个或多个谐振器，例如分别与小型3db正交混合耦合器至少两个端口连接的第一和第二谐振器；多个第二微电感器和电容可以被配置组成滤波器。该滤波器可以利用分立微电容和/或直接来自电路板上阵列微电容。当电容直接由电路板上阵列形成，制造成本将可以大大降低，同时尺寸和调节方便程度将大大提高。
图11给出了显示延迟电路28示例性能特性表，该电路由延迟补偿电路29和滤波电路30组成。
如上所述，图12A和12B显示本发明实施例使用的各种可在市场买到的小型3db正交混合耦合器的实施例。大功率延迟线如上参照图1所述，大功率放大器1通常包括主延迟线6。这些类型的滤波器是公知的，诸如由1998年4月14日授权给Cameron的第5,739,733号美国专利和1980年8月5日授权给Kasuga等人的第4,216,448号美国专利所示。然而，由此出现了一个问题，即这些滤波器没有足够平缓的延迟响应。为此，需要改进的大功率延迟线滤波器。
主延迟线6的第一实施例如图14所示为延迟装置1400。延迟装置1400可以有一个外壳1401和/或可以拧下和固定在外壳1401上的盖(图14中未示出)。外壳1401和/或盖最好部分或全部由铝等导电材料制成。
延迟装置1400还可以有多个感性连接的谐振器1402a-1402h，所有谐振器均可置于1401中。尽管示出了8个谐振器，但是可以使用任意个谐振器，例如在4-16个谐振器，包括这些范围之间的任何递增。在某些实施例中可以采用16个以上谐振器。谐振器1402a-1402h可以部分或全部由铝和/或银等导电材料制成。例如，每个谐振器可以有一个内部区1407a-1407h，该区可以是空的(即充满空气)和/或实心的。如果内部区1407a-1407h是空的，则谐振器可以是中空柱体；此另外，谐振器1402a-1402h可以选择由铝制成，其内部区1407a-1407h是空的，且外表面镀银(如图20-29所示)，以降低延迟装置1400内的损耗。
延迟装置1400还可以具有一个通过导线1403或其它导电材料连接的输入端口1405，和/或通过导线1406或其它导电材料连接的输出端口1404。
如公知的技术，谐振器可以安装在壳体内，为将要延迟的信号提供一个U形通路。在图14所示的实施例中，该通路始于输入端口1405，然后到谐振器1402a、谐振器1402b、谐振器1402c、谐振器1402d、谐振器1402e、谐振器1402f、谐振器1402g、谐振器1402h，然后到输出到输出端口1404。可以根据谐振器1402a-1402h之间的相对距离的/或在谐振器1402a-1402h之间适当排列的内壁和孔(图14中未示出)确定该通路。
为了提高延迟装置1400在某个频率范围的延迟响应的平缓度，1402a-1402h中的某些谐振器可以与另一些容性连接，这样延迟装置1400就可以既提供感性连接又提供容性连接。尽管滤波器电感和容性连接是公知的，但是在此之前这种装置还未曾在本申请中所述的空腔延迟装置中使用过。
申请人发现，通过对谐振器其间主信号通路中奇数个谐振器进行容性连接可以明显改善空腔延迟装置的平缓度。例如，如图14所示，谐振器1402c和1402e可以彼此容性连接。在这个例子中，奇数个谐振器(即一个谐振器-谐振器1402d)在谐振器1402c和1402e之间的信号通路里。其它成对谐振器连接在一起，其间信号通路中为奇数个谐振器的是谐振器对1402b、1402f(其间信号通路中谐振器为1402c、1402d、1402e)、谐振器对1402c、1402g(其间信号通道中的谐振器1402d、1402e、1402f)以及谐振器对1402d、1402f(其间信号通道中的谐振器1402e)。
实际上，申请人已发现，如果利用位于U形通路拐弯处的谐振器(例如在图14所示的实施例中，谐振器1402d或1402e在U形通路拐弯处)进行容性连接，则延迟装置可获得最平缓的延迟响应。这是因为靠近空腔行末端，如在通路拐弯处信号最强。拐弯可呈90°，这样，在图14所示实施例中将提供最平缓延迟响应的容性连接是在谐振器对1402c、1402e或1402d、1402f之间。
进行谐振器容性连接时可以使用电容探示器。需要注意的是，在可选实施例中电感和电容可以转换。也就是说，谐振器通常可以互相容性连接，电容探示器也可以作为电感探示器。例如，在这些实施例中空腔可以与角交叉耦合容性连接作为电感窗口。例如，每个窗口孔径可以用电容探示器替代，反之，电容探示器可以被窗口孔径代替。不过，这种结构并不是最可取的。
根据一个实施例，电容探示器包括下列任何一个或多个组合壁1450、穿过1450的导电棒1451以及/或分别靠近谐振器1402e和1402c的导电延长部分1452和1453。由于延长部分1452、1453和导电棒1451都是导电的，而且延长部分1452和1453紧靠谐振器，谐振器彼此之间容性连接。壁1450上有一个孔1454，通过此孔可以拧入螺钉(图19中的螺钉1460)，将导电棒1451固定在壁1450上适当位置。电容探示器可以与壁绝缘。为了更好地了解图14所示实施例，请参见图19，图中从A-A视图显示了图14的实施例。
延长部分1452和1453可以焊接到棒1451上(如图29所示)，棒和延长部分1452和1453也可以是一个适当折弯的完整体。在一个实施例中，棒1451和延长部分1452和1453共同形成一个“Z”字形，如图14所示。延长部分1452和1453每一个均可折弯以调整各自的延长部分1452和1453和谐振器1402e和1402c之间的距离D1和D2，从而可以调节谐振器1402e和1402c和延长部分1452和1453之间的电容耦合量。
图15显示了延迟装置1400的一个可选实施例。在此，谐振器1402d和1402f通过电容探示器彼此容性连接。
图16显示了另一个实施例，其中，谐振器1402b和1402f通过电容探示器彼此容性连接。
图17显示了具有另一个可选电容探示器实施例的延迟装置1400。在此，电容探示器包括一个绝缘壁部分1450和/或弯曲呈“Z”字形的导电棒1455(“Z”字形棒)或其它适合的容性连接结构。“Z”字形导电棒1455可以是单独一段，也可以是相互导电连接在一起的数段。
图18显示了具有另一个可选电容探示器实施例的延迟装置1400。在此电容探示器1456是一个延长结构，该结构可以使谐振器1402c和1402e相互容性连接。
参见图13，图13显示了本发明的另一个可选实施例，其中主延迟线6可以作为一个或多个延迟均衡滤波器，如延迟装置1300。延迟装置1300可以包括外壳1301和/或可以拧下和固定在外壳1301上的盖。外壳1301和/或盖1303最好部分或全部由诸如铝之类的导电材料制成。延迟装置1300还可以有多个感性连接的谐振器1302a-1302h，所有谐振器均置于1301中。谐振器1302a-1302h可以部分或全部由诸如铝和/或银之类的导电材料制成。多个调整螺钉1304a-1304h可位于盖1303内，并与其导电连接，用以调节谐振器1302a-1302h和盖1303之间的电容耦合。
图20-29显示根据本发明的各个方面带电容探示器的延迟装置的各实施例的不同视图的照片。大功率延迟装置可选实施例在诸如如图30所示的可选实施例中，主延迟线6具体是一个载有两个谐振器的混合正交90°相移多路耦合器(加载耦合器)3001，该耦合器由与一个全极点契比雪夫滤波器3002串联。全极点契比雪夫滤波器3002最好是在DC和/或无穷大处具有零值(zero)的空腔滤波器。
加载多路耦合器3001可以与以延迟补偿电路29相同的方式进行电气配置，不过除了该耦合器最好适合于大功率用途。在图30中，加载多路耦合器3001从功能上被描述成一个承载多个谐振器的多路耦合器。图30中第一谐振器由电容C5、C6和电感器L3组成；图30中第二谐振器由电容C7、C8和电感器L4组成。第一和第二谐振器可以具有不同配置。在实施例中，第一、第二谐振器可以有相同、基本相同和/或完全相同的谐振值。在大多数优选实施例中，第一和第二谐振器是完全相同的。
由于延迟线6最好能用于大功率用途，因此加载多路耦合器3001最好采用带状线或微带电路代替分立组件。图31A和31B显示了这种大功率加载多路耦合器。见图31A，加载多路耦合器3001包括相互重叠的带状线电路3101和3102，使标有“A”的面一致，标有“B”的面一致。带状线电路3101有一个介电基板3121，上面排列着导电带3150、3151(如图所示)；带状线电路3102有一个介电基板3122，上面排列着导电带3152、3153(如图所示)。当带状线电路3101、3102完全重叠时，导电带3150、3151、3152、3153彼此对齐，如图31B所示。同样，当带状线电路3101、3102完全重叠时，介电基板可以背对背，并且带状线电路3101、3102有导电带3150、3151、3152、3153的面朝上。因此，两个基板可以防止导电带3150、3151直接接触导电带3152、3153。电容C5、C6、C7、C8和电感器L3、L4在重叠带状线电路3101、3102的相应位置如图31B所示。
见图32A和32B，重叠带状线电路3101和3102可以以悬垂基板形式装于外壳3201内。外壳3201包括与导电带3152导电连接的输入端口3202和与导电带3151导电连接的输出端口3204。外壳3201由可以用螺钉拧在一起的3201a、3201b两半组成。
在加载多路耦合器其它实施例中(见图32C和32D)，可以采用例如使用低温共烧陶瓷的多层结构。该多层结构可以为1-18层。在各实施例中，可以采用15-18层结构，如图32C所示。各层可以包含一个或多个叉指式结构、发针形结构、梳齿状结构或端连接结构。在一个实施例中，图32D显示了与多路耦合器输出连接的带通滤波器的叉指式结构。图32C和32D中显示的加载多路耦合器可从Dielectric Lab(DLI)(www.dilabs.com)和American Technical Ceramic(ATC)(www.atceramics.com)订购。预调节模块见图1，与构造前馈大功率放大器的一致性问题是调节与一个或多个耦合器连接的延迟线。传统的低功率前馈通路中的延迟线无法调节，而本发明使得预调节模块能够被售出供大功率和低功率延迟装置使用。
见图33和34，主延迟线6和/或次延迟线8(见图1)均可制成能插入到放大器中的预调节模块。现有的延迟线的问题是它们必须经调节，而这是一个十分细致的工作。最好将现有延迟线模块调节好，这样放大器生产厂商就可以购买定制或制成的预调节好的延迟模块，并将预调节好的模块插入其放大器产品中。
因此，主延迟线6可以具体为预调节大功率延迟线模块3301并且可以包括第一大功率耦合器3302，其与大功率延迟线滤波器3303串联，并且/或进一步与第二大功率耦合器3304串联。耦合器3302和/或3304可以采用标准耦合器或多路耦合器。大功率延迟线滤波器3303可以采用在此介绍的任何一种大功率延迟线滤波器。
同样，次延迟线8可以具体为预调节低功率延迟线模块3401，并且可以包括第一低功率耦合器3402，其与低功率延迟线滤波器3403串联，并且/或进一步与第二低功率耦合器3404串联。耦合器3402和/或3404可以采用标准耦合器或多路耦合器。集总滤波器的可选实施例见图35-38，所示滤波器30的可选实施例仍然由任何合适的集总元件构成。在图35-38中所示的实施例中，滤波器30由电路板线路排列在一起的电容构成。与图3-5所示的实施例不同，图35-38中的实施例每条支线只需要一个电容和电感器，在电容与地之间不需要第二个分立微电感器。因此，由于减少了部件数量滤波器的调节变得容易了。
如图35-38所示，电容C5-C9可以排列成矩形阵列，并排安装在电路板3500上，以便彼此和与地之间提供容性连接。示意性地，图36中的电容C5-C9分别表示为C5A、C5B、C6A、C6B、C7A、C7B、C8A、C8B、C9A和C9B。滤波器30也可配置为包括诸如微电感器L3、L4、L5、L6、L7、L8和L9的一个或多个电感器，如图35-38所示。
图35-38中所示实施例与图3-5中所示实施例的主要不同是紧邻连接导线C56、C67和C78。这些导线的一端分别与电容阵列C1、C2和C3连接，而另一端分别悬在紧邻的电容阵列C2、C3、C4的腔中。可以改变各紧邻连接导线与邻近电容阵列的距离，以控制临近电容阵列之间的电容耦合。
因此可以通过控制紧邻连接导线的距离、压缩或延长电感器(分路线圈)L3、L4、L5、L6、L7、L8和L9来调节滤波器30。分路线圈控制滤波器30的频率，而电容阵列控制带宽。
图35、37和38显示了电容阵列C1、C2和C3，图36显示了带有电容阵列C1、C2、C3、C4和C5以及一根额外连接导线的示意图，该连接导线用电容C89表示。滤波器30中的电容数量由所需的延迟确定。要求滤波器30有3-7个支路，但是，本发明目的不是限制于这个范围内，可以使用更多或更少的支路数量。按照要求，一旦滤波器组装、调节好后，所有紧邻连接导线均与临近电容阵列保持要求的距离，该单元将装入外壳内作为预调节组件使用，如前面对其它实施例的描述。
权利要求
1.一种延迟电路，包括延迟补偿电路，该电路包括具有第一、第二、第三和第四端口的小型3db正交混合耦合器以及由集总元件构成的分别与第二、第三端口相连的第一和第二谐振器；和滤波器，该滤波器由多个与所述延迟补偿电路串联连接到所述第一、第二端口的其中之一的集总元件组成。
2.如权利要求1所述的延迟电路，其中所述多个集总元件包括多个微电感器。
3.如权利要求1所述的延迟电路，其中所述延迟补偿电路和所述滤波器在调节后置于金属盒内。
4.如权利要求1所述的延迟电路，其中所述延迟补偿电路和所述滤波器紧靠排列。
5.如权利要求4所述的延迟电路，其中所述延迟补偿电路和所述滤波器之间的距离小于1英寸。
6.如权利要求5所述的延迟电路，其中所述延迟补偿电路和所述滤波器之间的距离为1/2英寸。
7.如权利要求5所述的延迟电路，其中所述延迟补偿电路和所述滤波器之间的距离为1/4英寸。
8.如权利要求1所述的延迟电路，其中所述延迟补偿电路和所述滤波器相互直接邻接排列。
9.如权利要求1所述的延迟电路，其中所述第一和第二谐振器靠近所述小型3db正交混合耦合器安装，以减少交叉耦合、方便所述第一和第二谐振器的调节。
10.如权利要求9所述的延迟电路，其中所述第一和第二谐振器与小型3db正交混合耦合器的安装距离在1英寸以内。
11.如权利要求10所述的延迟电路，其中所述第一和第二谐振器与小型3db正交混合耦合器的安装距离在1/2英寸以内。
12.如权利要求11所述的延迟电路，其中所述第一和第二谐振器与小型3db正交混合耦合器的安装距离在1/4英寸以内。
13.如权利要求1所述的延迟电路，其中所述小型3db正交混合耦合器位于所述第一和第二谐振器上方或下面。
14.如权利要求1所述的延迟电路，其中所述第一和第二谐振器位于所述小型3db正交混合耦合器的顶部。
15.如权利要求1所述的延迟电路，其中所述滤波器采用KEL-FIL类陶瓷滤波器来构成。
16.一种滤波电路补偿方法包括以下步骤设置电路板，该电路板的滤波电路与延迟补偿电路串联连接；用集总元件设置所述延迟补偿电路和滤波电路；设置所述延迟补偿电路和所述滤波电路的延迟特性，使得所述延迟补偿电路对总延迟的贡献量小于50％。
17.如权利要求16所述的滤波电路补偿方法，其中所述延迟补偿电路对总延迟的贡献量小于40％。
18.一种延迟补偿电路，包括电路插接板；小型3db正交混合耦合器，该耦合器位于所述电路插接板上并且包括第一、第二、第三和第四端口；第一和第二谐振器电路，该电路位于混合耦合器上并与所述第一和第二端口相连；滤波电路，该电路位于所述电路插接板上并且在第三或第四端口与小型3db正交混合耦合器相连。
19.如权利要求18所述的延迟补偿电路，其中所述电路插接板调节后置于一个金属盒内。
20.如权利要求18所述的延迟补偿电路，其中所述小型3db正交混合耦合器与所述滤波器紧靠所述电路插接板安装。
21.如权利要求20所述的延迟补偿电路，其中所述小型3db正交混合耦合器与所述滤波器之间的距离小于1英寸。
22.如权利要求21所述的延迟补偿电路，其中所述小型3db正交混合耦合器与所述滤波器之间的距离小于1/2英寸。
23.如权利要求22所述的延迟补偿电路，其中所述小型3db正交混合耦合器与所述滤波器之间的距离小于1/4英寸。
24.如权利要求18所述的延迟补偿电路，其中所述小型3db正交混合耦合器与所述滤波器相互直接邻接排列。
25.如权利要求18所述的延迟补偿电路，其中所述第一和第二谐振器靠近所述小型3db正交混合耦合器安装，以减少交叉耦合、方便所述第一和第二谐振器调节。
26.如权利要求18所述的延迟补偿电路，其中所述第一和第二谐振器电路与所述小型3db正交混合耦合器的安装距离在1英寸以内。
27.如权利要求26所述的延迟补偿电路，其中所述第一和第二谐振器与所述小型3db正交混合耦合器的安装距离在1/2英寸以内。
28.如权利要求27所述的延迟补偿电路，其中所述第一和第二谐振器电路与所述小型3db正交混合耦合器的安装距离在1/4英寸以内。
29.如权利要求18所述的延迟补偿电路，其中所述小型3db正交混合耦合器安装在所述第一和第二谐振器电路上方或下面。
30.如权利要求18所述的延迟补偿电路，其中所述第一和第二谐振器电路装于所述小型3db正交混合耦合器的顶部。
31.如权利要求18所述的延迟补偿电路，其中所述滤波器电路采用KEL FIL类陶瓷滤波器构成。
32.一种小型延迟滤波电路，由具有由第一、第二、第三和第四端口的小型3db正交混合耦合器、与第一端口相连的输入、分别与所述第二、第三端口连接的第一、第二分立谐振器以及包括与所述第四端口相连的分立元组件的滤波器组成。
33.一种延迟线滤波器包括外壳；置于所述外壳内的多个谐振器，所述多个谐振器串联连接形成信号通路；和连接一对所述多个谐振器的电容探示器，其中所述这对谐振器位于所述信号通路内，所述信号通道内的奇数个所述多个谐振器位于所述这对谐振器之间。
34.如权利要求33所述的延迟线滤波器，其中所述多个谐振器置于适当位置，使所述信号通路为具有两个大致90°拐弯的U形。
35.如权利要求34所述的延迟线滤波器，其中所述奇数个谐振器是位于所述U形信号通道内所述两个90°拐弯处之一的一个谐振器。
36.一种延迟线滤波器，包括外壳；置于所述外壳内的多个谐振器，所述多个谐振器串联连接形成信号通路；和连接一对所述多个谐振器的电感探示器，其中所述这对谐振器位于所述信号通路内，所述信号通道内的奇数个所述多个谐振器位于所述这对谐振器之间。
37.如权利要求36所述的延迟线滤波器，其中所述多个谐振器置于适当位置，使所述信号通路为具有两个大致90°拐弯的U形。
38.如权利要求37所述的延迟线滤波器，其中所述奇数个谐振器是位于所述U形信号通道内所述两个90°拐弯处之一的一个谐振器。
39.一种延迟线滤波器包括外壳；置于外壳内的多个谐振器，所述多个谐振器通过串联连接形成信号通路；和空腔延迟装置，其中在至少部分所述多个谐振器之间有容性和感性混合连接。
40.一种大功率延迟线滤波器，包括由载有谐振器的带状线和微带3db混合正交90°相移多路耦合器之一组成的主延迟线。
41.如权利要求40所述的大功率延迟线滤波器，还包括一个与所述大功率多路耦合器串联的全极点契比雪夫滤波器。
42.如权利要求41所述的大功率延迟线滤波器，其中所述契比雪夫滤波器是一个在DC、无穷大、DC和无穷大之一处具有零值的空腔滤波器。
43.如权利要求40所述的大功率延迟线滤波器，其中所述多路耦合器载有两个谐振器。
44.如权利要求43所述的大功率延迟线滤波器，其中所述两个谐振器的谐振值完全相同。
45.如权利要求43所述的大功率延迟线滤波器，其中所述两个谐振器的谐振值基本相同。
46.如权利要求43所述的大功率延迟线滤波器，其中所述两个谐振器的谐振值相同。
47.如权利要求40所述的大功率延迟线滤波器，其中所述带状线包含其上有导电带的介电基板。
48.如权利要求47所述的大功率延迟线滤波器，其中当所述带状线中的两个相互重叠时，所述介电基板可以背对背放置，从而避免所述两个带状线中的一个的所述导电带直接接触所述两个带状线的另一个的所述导电带。
49.一种前馈大功率放大器延迟线被制成预调节模块。
50.如权利要求49所述的前馈大功率放大器延迟线，其中所述延迟线是主延迟线和次延迟线其中之一。
51.如权利要求50所述的前馈大功率放大器延迟线，其中所述主延迟线的所述预调节模块包括与一个大功率延迟线滤波器串联的第一大功率耦合器。
52.如权利要求50所述的前馈大功率放大器延迟线，其中所述主延迟线的所述预调节模块包括与第二大功率耦合器串联的第一大功率耦合器。
53.如权利要求50所述的前馈大功率放大器延迟线，其中所述主延迟线的所述预调节模块包括与大功率延迟线滤波器串联的第一大功率耦合器和第二大功率耦合器。
54.如权利要求50所述的前馈大功率放大器延迟线，其中所述次延迟线的所述预调节模块包括与低功率延迟线滤波器串联的第一低功率耦合器。
55.如权利要求50所述的前馈大功率放大器延迟线，其中所述次延迟线的所述预调节模块包括与第二低功率耦合器串联的第一低功率耦合器。
56.如权利要求50所述的前馈大功率放大器延迟线，其中所述次延迟线的所述预调节模块包括与低功率延迟线滤波器串联的第一低功率耦合器和第二低功率耦合器。
57.一种延迟电路包括延迟补偿电路，由具有第一、第二、第三和第四端口的小型3db正交混合耦合器组成；和滤波器，包括多个与所述延迟补偿电路串联连接至所述第一和第二端口之一的集总元件；其中所述多个集总元件包括串联的多个电容阵列、多个电感器，以及多条邻近连接的导线，所述多个电容阵列的每一个与所述多个电感器的每一个相连；并且其中所述各邻近连接导线的每一条的第一端与其中一个电容阵列相连，第二端位于所述多个电容阵列相邻的一个上方。
58.如权利要求57所述的延迟电路，其中所述邻近连接导线第二端与相邻电容阵列之间的距离控制所述电容阵列的相邻电容阵列之间的耦合电容量。
59.如权利要求57所述的延迟电路，其中所述延迟补偿电路和所述滤波器在调节后装入金属盒内。
60.一种滤波电路补偿方法，包括以下步骤设置电路板，该电路板的滤波电路与延迟补偿电路串联连接；用集总元件设置所述延迟补偿电路和滤波电路；为所述滤波器提供多个串联排列的电容、多个电感器以及多条邻近连接的导线，所述多个电容阵列的每一个与所述多个电感器的一个相连；其中所述邻近连接导线的每一条的第一端与所述多个电容阵列的一个相连，第二端位于所述多个电容阵列相邻的一个上方。通过调整所述邻近连接导线的所述第二端的每个和所述相邻的电容阵列之间的距离调节所述滤波器，以控制所述电容阵列的相邻电容阵列之间的耦合电容量。
61.如权利要求60所述的滤波电路补偿方法，其中所述调节步骤还包括压缩或扩大所述电感器。
全文摘要
延迟电路(28)被配置为包含与集成滤波电路(30)串联连接的延迟补偿电路(29)。延迟补偿电路(29)包含具有第一、第二、第三和第四端口的小型3db正交混合耦合器(40)，以及由集总元件构成的分别与第二、第三端口相连的第一谐振器(41)和第二谐振器(46)；滤波电路(30)包含多个与所述延迟补偿电路(29)串联连接到所述第一和第二端口其中之一的集总元件组成。
文档编号H03F1/00GK1399805SQ00810467
公开日2003年2月26日 申请日期2000年6月14日 优先权日2000年6月14日
发明者拉菲·赫什蒂格, 弗雷斯里克·J·莫尔 申请人:K&L微波公司