专利名称：Ad转换电路的制作方法
技术领域：
本发明涉及AD转换电路(模拟/数字转换器)，尤其涉及在能进行低电压动作的同时将电路量(电路元件数)及耗电量加以减少的高速AD转换电路。本发明的AD转换电路适合进行数字信号处理的所有产品，尤其适合计量仪器的FTT测定器、数字式示波器等产品。
作为以往最高速的AD转换电路，已知的为并联式(闪速式)AD转换电路。此种AD转换电路采用位分辨率的2次幂个比较器构成电路。例如，当分辨率为8位时，则需要256(=28)个比较器及设于其后的庞大电路量的数字编码器。
因此，以往的并联式AD转换电路不仅增大了电路量和耗电量，还增大了输入容量、劣化了高频特性。又，以往的AD转换电路采用的电路形式多为以电压范围进行运算的电压式电路，随着集成电路的微细化，电源电压降下来后此种电路形式将无以应对。
与此相对，反射-插值式(反射-插值式)AD转换电路与并联式AD转换电路相比，优点在于具有同等的高速性，且电路量、耗电量、输入容量也比并联式AD比较器要少。作为此种反射-插值式AD转换电路的领先技术，有特开平8-149006号公报等刊载的技术为例。
如上所述，并联式AD转换电路存在着电路量、耗电量、输入容量大的问题，而反射-插值式AD转换电路虽是有望解决这些问题的技术，但以往提出的多是采用场效应晶体管电路的技术，对于电源电压的低电压化、集成电路的微细化、耗电量的降低尚不能充分适应。
因而，本发明申请人对高速AD转换电路进行了返复深入地研究，终于开发出使用CMOS晶体管电路的高速AD转换电路的新结构。
也就是说，本发明的目的在于提供一种能够进一步发展以往的反射-插值式AD转换电路的电路、尤其是通过对AD转换电路输入部分的模拟前处理电路的着力研究，提供一种能够提高AD转换特性且实现低电压化、微细化、高集成化的AD转换电路。
本项申请中公开的发明的概要说明如下。
第1项发明的AD转换电路在将模拟信号转换为上位m位及下位n位的反射码的AD转换电路中设有若干电路，即分别输入模拟信号对和基准电压对并输出反射后的差动电流对的m个反射电路；将反射电路输出的差动电流对进行比较后将上位m位的反射码进行输出的m个第1比较器电路；分别输入模拟信号对和基准电压对并输出多相正弦波对的多个正弦波发生电路；将多相正弦波对之间进行插值并输出2n个正弦波对的插值电路；将正弦波对分别比较后输出2值数据的2n个第2比较器电路；将2值数据转换为n位反射码的反射码编码器电路。由反射码编码器电路输出下位n位的反射码。
此种电路，既能保持以往并联式AD转换电路同等的速度，又能大幅度减少总体的电路量和耗电量。
第2项发明的AD转换电路的特征是，在第1项发明中设有对应时钟信号将所述模拟信号对的电平保持一段时间并进行输出的跟踪保持电路，在经此跟踪保持电路将所述模拟信号对输入反射电路及正弦波发生电路的同时，使第1及第2比较器与时钟信号同步动作。
此种电路能防止造成信号延迟的AD转换错误的发生、提高AD转换精度。
第3项发明的AD转换电路的特征是，在第1、第2项发明中设有将模拟信号对和基准电压对的电位差进行放大并输出差动电压对的前置放大电路，此前置放大电路的输出输入到所述反射电路。
此种电路能提高AD转换精度。
第4项发明的AD转换电路是，在第3项发明中反射电路设有差动电压对加载于门极的差动MOS晶体管对；向此差动MOS晶体管对输送第1电流的电流源；向一对电流路输送第2电流的电流镜向电路，将差动MOS晶体管对分别相互交叉连接于一对电流路上，从一对电流路的端部输出反射后的差动电流对。
此种电路因电流模由CMOS组成，有望实现低电压化。
第5项发明的AD转换电路的特征是，设有3个电路，即输入差动模拟信号并将上位m位的数字信号进行输出的反射电路；输入差动模拟信号并将下位n位的数字信号进行输出的正弦波发生电路；将此正弦波发生电路的输出进行插值的插值电路。在输出m+n位的数字信号的AD转换电路中，插值电路设有差动模拟信号和差动参照电压的差动电压对加载于门极的1个以上的差动MOS晶体管对；向此差动MOS晶体管对输送第1电流的电流源；向一对电流路输送第2电流的电流镜向电路。将此差动MOS晶体管对的漏极分别交叉连接于上述一对的电流路，从一对电流路的端部输出反射后的差动电流对。
既保持了同以往并联式AD转换电路相等的速度，又能大幅度减少总体的电路量、耗电量，同时，因电流模由CMOS组成，有望实现低电压化。
第6项发明的AD转换电路的特征是，在第5项发明中设有将差动电流对进行比较后输出反射码化的数字信号的电流比较器。
第7项发明的AD转换电路的特征是，在第6项发明中设有3个电路，即输入差动模拟信号并将上位m位的数字信号进行输出的反射电路；输入差动模拟信号并将下位n位的数字信号进行输出的正弦波发生电路；将此正弦波发生电路的输出进行插值的插值电路。在输出m+n位的数字信号的AD转换电路中，正弦波发生电路设有差动模拟信号和差动参照电压的差动电压对加载于门极的多个差动MOS晶体管对；向此差动MOS晶体管对输送第1电流的电流源；向一对电流路输送第2电流的电流镜向电路。将此差动MOS晶体管对的漏极分别交叉连接于上述一对的电流路，从一对电流路的端部进行正弦波电流的输出。
此种电路能大幅度减少电路量、耗电量，同时，因电流模由CMOS组成，有望实现低电压化。
第8项发明的AD转换电路的特征是，在第7项发明的AD转换电路中插值电路是将相位错开的多个正弦波电流之间进行电流插值的插值电路，设有以规定的比例将正弦波电流分流为多个电流的分流装置；将多个正弦波电流之间进行电流插值的所述分流后的电流进行加法运算的加法运算装置，正弦波电流直接输入所述分流装置。
此种电路能省略以往缓冲电路等的接口部分。
第9项发明的AD转换电路的特征是，在第8项发明中分流装置由门极宽度不同的多个MOS晶体管并联连接而成。
此种电路通过MOS晶体管的门极宽度确定分流比，因此能提高插值精度。
图2所示，为本发明实施例的反射结构的详细框图。
图3所示，为本发明实施例的反射-插值结构的详细框图。
图4为说明本发明实施例的差动模拟信号Vinp/Vinm与差动参照电压Vrefp/Vrefm之关系的概略图。
图5所示，为不同电路的参照电压Vrefp图。
图6为说明本发明实施例的AD转换电路动作的波形图。
图7为说明本发明实施例的AD转换电路动作的波形图。
图8所示，为前置放大电路1a～1h的电路构成及输入/出特性图。
图9所示，为前置放大电路中参照压获取方法的互导gm的变化图。
图10所示，为G7用的反射电路2a的电路图。
图11所示，为G7用的反射电路2a的工作波形图。
图12所示，为G6用的反射电路2b的电路图。
图13所示，为G6用的反射电路2b的工作波形图。
图14所示，为G5用的反射电路2c的电路图。
图15所示，为G5用的反射电路2c的工作波形图。
图16所示，为正弦波发生电路的电路图。
图17为插值电路的电路图。
图18所示，为插值电路的插值例的波形图。
下面参照图1～图18，就本发明的实施例做详细说明。首先就本发明的AD转换电路的结构概要参照图1加以说明。图1为本实施例的反射-插值式(反射-插值式)AD转换电路的功能框图。
此AD转换电路的分辨率为8位，上位3bit和下位5位的数字数据发生电路采用不同的结构。上位3位的发生电路为反射结构，下位5位为反射与插值的组合结构。
反射结构由下列3部分组成，即将差动模拟输入信号(VinP/Vinm)和差动参照电路(Vrefp/Vrefn)的电位差进行放大的前置放大电路1a～1c；通过输入此前置放大电路1a～1c的输出将反射差动电流对输出的3个反射电路(FoldingCircuit)2a～2c；以及将此差动电流对进行比较后输出上位3位反射码的3个比较器3a～3c。比较器3a～3c为电流比较器(Current Comparator)。
又，对应下位5位的反射-插值式结构由下列5部分组成，即前置放大电路1d～1g；对应此前置放大电路1d～1g的输出将依次错开相位45°的4相正弦波对进行输出的正弦波发生电路4a～4d；将此4相正弦波对之间进行插值并依次输出错开5.625°相位的32个正弦波对的插值电路5；将此正弦波对分别比较后输出2值数据的32个比较器6；将2值数据转换为n位反射码的反射码编码器电路7。本实施例中生成的是依次错开45°相位的4相正弦波对，但不仅限于此，也可以生成诸如依次错开90°相位的2相正弦波对，并将此2相正弦波对进行插值。此时正弦波发生电路以有2个为好。
又，此结构从信号处理的观点来看，以图1中中部排列的比较器3a～3c、6为界，左侧为模拟前处理电路、右侧为数字电路。所谓模拟前处理电路是对前置放大电路1a～1g、反射电路2a～2c、正弦波发生电路4a～4d、插值电路5的统称。
又，成为AD转换对象的模拟信号作为差动模拟输入信号(Vinp/Vinm)进行输入。差动参照电压(Vrefp/Vrefn)由72个电阻串8的各连接点生成。差动模拟输入信号(Vinp/Vinm)通过上述模拟前处理电路进行模拟编码后，由比较器3a～3c完成数字化。
这里，比较器3a～3c的输出直接作为上位3位的反射码(G7、G6、G5)。下位5位由反射码编码器7转换为反射码(G4～G0)。而后，8位的编码器(G7～G0)经DFF9a～9d以固定的计时进行输出。
以上为本实施例AD转换电路的结构的主要部分，而溢出/不足检测位(OU)、错误校正位(ERRC)也能输出。溢出/不足检测电路与上位3位的反射结构为同样结构，即由前置放大电路1h、反射电路2d、比较器3d组成。
又，差动模拟输入信号(Vinp/Vinm)由跟踪保持电路10取样保持后，加载到前置放大电路1a～1g。跟踪保持电路10对应时钟信号clk，如每当时钟信号clk为H电平期间就进行差动模拟输入信号(Vinp/Vinm)的取样，在该期间保持且输出信号电平。
又，此时钟信号clk共同送往比较器3a～3d、6及DFF9a～9e，并与这些电路的动作同步。也就是说，比较器3a～3d在时钟信号clk为H电平期间进行比较动作。由此能防止因信号延迟发生AD转换错误，并能提高AD转换精度。
接下来，参照图2及图3就上述AD转换电路的更为详细的框图结构加以说明。图2所示，为生成上位3位反射结构的详细框图。又，图3所示，为生成下位5位的反射～插值结构的详细框图。
图2中，前置放大电路1a,1b,1c处，差动模拟输入信号Vinp/Vinm共同输入的同时，还输入由电阻串8发生的不同的差动参照电压Vrefp/Vrefm。前置放大电路1a、1b、1c各包含1个、2个、4个差动放大器。前置放大电路1a、1b、1c输出差动电压对<srcp1/,srcm1>～<srcp4,srcm4>并输入到对应这些的各反射电路2a～2c。而后反射电路2a～2c向对应反射差动电流对<Iop7,Iom7>、<Iop6,Iom6>、<Iop5,Iom5>的比较器3a～3e进行输出。图2中，为简化启见，仅给出+侧的参照电压Vrefp(V36,V20,V52…)。
又，图3中，前置放大电路1d、1e、1f、1g上差动模拟输入信号Vinp/Vinm共同输入的同时，还输入由电阻串8发生的不同的差动参照电压Vrefp/Vrcfm。这些前置放大电路1d～g包含9个差动放大器。
前置放大电路1d～1g输出放大了的差动电压对<srcp1,srcm1>～<srcp9,srcm9>，并输入到对应这些的下一级正弦波发生电路4a～4d。而后正弦波发生电路4a～4d以将相位依次错开45°的4相正弦波对<Sinp0,Sinm0>～<Sinp3,Sinm3>进行输出。这些正弦波对由更下一级的插值电路5进行插值后生成相位依次错开5.625°的32相正弦波对。这些正弦波对由分别对应的32个比较器电路6进行2值化后，由反射码编码器电路7进行反射码化(G4～G0)。
图4为说明上述AD转换电路的结构中差动模拟输入信号Vinp/Vinm与差动参照电压Vrefp/Vrefm的关系的概略图。如图4(a)所示，通过电阻串，高电压Vh与低电压V1之间的等量分割，Vrefp、Vrefm最好是以其中间电压(Vh+V1)/2(=输入信号的公用电压)为基准设定同样电压差的点。通过此设定，如图4(b)所示，Vinp与Vrefp的电压差便总是相等。
又，图5为上述结构中各电路的参照电压Vrefp的表示图。图中的编号表示对应电阻串各连接点编号的电压。例如图中的36，表示中间电压V36(=(Vh+V1)/2)。这里全标度为Vp4～Vp68,Vp4以下为下溢，Vp68以上为溢出。图5中虽未表示，但通过参照电压Vrefm=Vp72-Vrefp加以体现。
接下来参照图6及图7就上述结构的AD转换电路的作原理做大概说明。图6中，为简单启见，作为输入电压Vin仅以单纯输入Vinp表示。对应输入电压Vin，反射电路1a、1b、1c如图所示，在各参照电压的位置上输出反射电流Iop7、Iop6、Iop5。(-侧的电流Iom7、Iom6、Iom5无图示)从而，将这些电流进行比较后得到对应输入电压Vin的数字数据(000)(001)(011)(010)(110)(111)(101)(100)。此数据直接形成上位3位的反射码。
又，正弦波发生电路4a～4d对应输入电压Vin输出4相的正弦波Sinp0～Sinp3。(-侧的Sinm0～Sinm3无图示)，插值电路5将4相的正弦波Sinp0～Sinp3间等分为8份后的32个正弦波进行输出。图中所示为Sinp0与Sinp1之间的插值例。
32个正弦波对通过比较电路6进行比较后，得到图7所示的循环码V0～V31。将此循环码V0～V31由反射码编码器进行编码后，得到同图所示的下位5位的反射码(G4～G0)。
接下来，就上述结构中各电路的具体电路结构例与动作例做详细地说明。
(1)前置放大电路(Pre-Amplifier)图8所示，为前置放大电路1a～1h的电路构成及输入/出特性。如图8(a)所示，差动模拟输入信号Vinp/Vinm分别与差动参照电压Vrefp/Vrefm相对生成，并输入差动MOS晶体管对(M11,M12)(M13,M14)的选通电路。输出为差动电压对<scrp,scrm>，并输出下一级的反射电路2a～2d和正弦波发生电路4a～4d。图8(a)中ip1、im1、ip2、im2、Im、Ip分别为流入MOS晶体管M11、M12、M13、M14、M15、M16的电流。关系为Im=im1+im2、IP=ip1+ip2。图8(b)所示，为图8(a)所示电路的输入/出特征图，通过转变差动参照电压Vrefp/Vrefm，能转变差动电压对<scrp,scrm>的交差位置。
这里，参照电压Vrefp/Vrefm如上所述，最好设定为满足下式1的值。
(Vrefp+Vrefm)/2=(Vinp+Vinm)/2…(式1)图9所示，为前置放大电路中参照电压的获取方法的互导gm的变化图。表示当图9(a)满足式1而图9(b)不满足式1时的情况。由此图可知，不满足式1时与满足式1时相比，互导gm的值变小。
(2)反射电路(Fo1ding Circuit)反射电路2a、2b、2c为生成上位3位(G7、G6、G5)的模拟编码电路。采用3种反射电路，即G7用反射电路2a、G5用反射电路2b、G5用反射电路2c。
图10所示，为G7用的反射电路2a的电路图。此路由PMOS电流镜向电路(M1)、PMOS缓冲器(M2)及NMOS差动晶体管对(M3)三部分组成。电流镜向电路(M1)对作为电流路的vddp列、vddm列流过同一电流Ib。差动晶体管对(M3)上加载从前置放大电路Ia输出的差动电压对<scrp1,scrm1>。又，差动晶体管(M3)上连接着电流源Ia。vddp列、vddm列的电流分出流入差动晶体管对(M3)的电流Im、Ip,并从vddp列、vddm列端输出差动电流对<Iop7,Iom7>。
图11为反射电路2a的工作波形图。由于差动晶体管对(M3)在vddp列、vddm列交叉连接着，所以，Ip、Im的电流差、Iop7,Iom7的电流差总为Ia。如图11(c)所示，差动电流对<Iop7,Iom7>形成在参照电压(此时为中间电压V36)的位置上反射的输入/出特性。此差动电流对<Iop7,Iom7>通过比较器3a完成2值化后形成图11(b)所示的输入/出特性，它将直接成为最上位位(G7)的数字数据。
又，此反射电路2a由电流模式工作，无须大的电压振幅，因此有利于低电压化，这一点在后面说明的电路中也同样提及。
图12所示，为G6用的反射电路2b的电路图。此电路也由电流镜向电路(M4)、PMOS缓冲器(M5)及NMOS差动晶体管对(M6)三部分组成。3个差动晶体管对上分别加载着差动电压对<scrp1,scrm1>、<scrp2,3scrm2>、<Vss、Vdd>。但Vss为接地电压、Vdd为电源电压。差动晶体管对在vddp列、vddm列上相互交叉地连接着。此处，令所设的加载了<Vss、Vdd>的差动晶体管对<Ip、Im>中的一个，总流过Ia以上的电流，此差动晶体管对没有时，电流对<Ip、Im>不形成差动信号。
图13为反射电路2b的工作波形图。差动晶体管对因交叉连接着，所以电流对<Ip,Im>流过Ia～2Ia的电流。从而差动电流对<Iop6,Iom6>形成在2个参照电压(V20、V50)的位置上进行反射的输入/出特性。此差动电流对<Iop6,Iom6>通过比较器3b完成2值化后形成图13(b)所示的输入/出特性，它将直接成为上位第2位(G6)的数字数据。
图14所示，为G5用反射电路2c的电路图。此电路也由电流镜向电路(M7)、PMOS缓冲器(M8)及NMOS差动晶体管对(M9)三部分组成。5个差动晶体管对上分别加载着差动电压对<scrp1,scrm1>～<scrp4,scrm4>、<Vss、Vdd>。
图15为反射电路2c的工作波形图。差动电流对<Iop5,Iom5>形成在4个参照电压的位置上进行反射的输入/出特性。此差动电流对<Iop5,Iom5>通过比较器3c完成2值化后形成图15(b)所示的输入/出特性，它将直接成为上位第3位(G5)的数字数据。又，由图15(c)可知，最大输出电流差全部为Ia。就是说，能够通过增大差动晶体管对电流源Ia的值增大最大电流差，并能减轻比较器3c的负担。又，电流Ib为决定电路速度的主要因素，当Ib增大时电路速度便提高。这一点在其他反射电路2a、2b上也是一样。
(3)正弦波发生电路(Sin Wave Generator)正弦波发生电路4a～4d是为生成下位位的模拟编码电路。图16所示，为正弦波发生电路图。对照图16(a)的电路图可知，其构成基本上与反射电路相同。即由电流镜向电路(M10)及NMOS差动晶体管对(M11)组成。9个差动晶体管对分别加载着差动电压对<scrp1,scrm1>～<scrp9,scrm9>。又，9个差动晶体管对在电流路的vddp列、vddm列上相互交叉连接着。因而，从vddp列、vddm列的端部输出正弦波电流对<Isinp,Isinm>。
图16(b)所示，为输入/出特性(Isin对Vin)的工作波形图，各参照电压的位置为零电平。此特性因看似正弦波，故称为正弦波发生电路。同样，通过4个参照电压不同的同样的电路，能使之生成依次错开45°的4相正弦波对<Isinp0、Isinm0>～<Isinp3、Isinm3>。
(4)插值电路(Current Interpo1ation Circuit)插值电路是在上述4相正弦波之间进行电流插值后生成32相的正弦波电流对的电路。图17为插值电路的电路图。例如作为正弦波发生电路输出的、相位相互错开45°的2个正弦波Isinp0、Isinp1成为图17中的输入电流36Ia、36Ib。即，正弦波发生电路的输出直接成为插值电路的输入，以此为特征形成省略了缓冲器电路等接口的结构。
图17中，2个并联的MOS晶体管群M12、M13的各极上输入输入电流36Ia、36Ib。各MOS晶体管旁标的数字为晶体管选通宽度的相对的大小数。这样，输入电流36Ia、36Ib就对应这些MOS晶体管的选通宽度之比进行分流。也就是说，输入电流36Ia在1Ia～8Ia上分8段分流，输入电流36Ib在1Ib～8Ib上分8段分流。MOS晶体管的选通宽度的优点是因MOS为高精度加工而得，所以能高精度确定分流比。
通过将这些分流后的第1群电流1Ia～7Ia与第2群电流1Ib～7Ib进行加法运算，能够得到插值后的8个电流信号8Ia、7Ia+Ib、6Ia+2Ib、…。又，其他的正弦波间也同样能通过插值得到32个正弦波对。图18所示，为插值例的波形图。
上述插值例中，各MOS晶体管的选通宽度之比为1∶2∶3∶4∶5∶6∶7∶8，考虑到正弦波的非线性，设定与此不同的比例也可以。这样处理后生成的正弦波对通过比较器6进行2值化后，再由反射码编码器生成下位5位(G4～G0)。
(5)比较器(Comparator)比较器3a～3d、6是将输入电流进行比较的电路，如果+侧输入电流比-侧输入电流大的话就输出数字信号1，如果小的话就输出数字信号0。电路组成可以采用通常熟悉的元件，故在此说明从略。
(6)反射码编码器(Gray Code Encoder)反射码编码器电路是将插值电路32相的输出用如下所示的“异或”门(Exclusive OR)电路转换为反射码的电路。即，通过对图7所示的比较器的循环码输出V0～V31施加下列运算进行向反射码的转换。
G4=V28G3=V4*V20G2=V0*V8*V16*V24G1=V2*V6*V10*V14*V18*V22*V26*V30G0=V1*V3*V5*V7*V9*V11*V13*V15*V17*V19
*V21*V23*V25*V27*V29*V31ERRC=V12此处*表示“异或”门。
本发明的有益效果的主要方面列举如下。
作为AD转换电路输入段的模拟前处理电路，采用反射-插值式结构既能保持与以往的并联式AD转换电路同等的速度，又能大幅度减少总体的电路量和耗电量。例如分辨率为8位时，比较器为40个(并联式为256个)。又因下位位采用了插值电路，数字编码器电路也大幅度减少，总体上与并联式相比，电路量和耗电量仅为1/4。
再有，由于引入了以电流模工作的CMOS组成的模拟前处理电路(反射电路、正弦波发生电路、插值电路)，可进行低电压工作，还能通过微细的CMOS晶体管集成电路实现AD转换电路。经电路模拟确认，本发明的电路能在电源电压为3V时工作。
更有，在正弦波发生电路、插值电路以CMOS组成的同时，因直接进行输入/出，电路结构可在简化的同时高速动作3。
权利要求
1．一种将输入的模拟信号转换为上位m位及下位n位的反射码的AD转换电路，其特征是，设有分别输入差动模拟信号对和差动基准电压对并输出反射后的差动电流对的m个反射电路；将所述反射电路输出的差动电流对进行比较后将上位m位的反射码进行输出的m个第1比较器电路；分别输入所述差动模拟信号对和差动基准电压对并输出多相正弦波对的多个正弦波发生电路；将所述多相正弦波对之间进行插值并输出2n个正弦波对的插值电路；将所述正弦波对分别比较后输出2值数据的2n个第2比较器电路；将所述2值数据转换为n位反射码的反射码编码器电路，从所述反射码编码器电路输出下位n位的反射码。
2．权利要求项1中所述的AD转换器，其特征是设有对应时钟信号将所述差动模拟信号对的电平保持一段时间并进行输出的跟踪保持电路，在经此跟踪保持电路将所述模拟信号对输入所述反射电路及正弦波发生电路的同时，使所述第1及第2比较器与所述时钟信号同步动作。
3．权利要求项1、2中所述的AD转换电路，其特征是设有将所述模拟信号对和基准电压对的电位差进行放大并输出差动电压对的前置放大电路，此前置放大电路的输出输入到所述反射电路。
4．权利要求项3中所述的AD转换电路，其特征是所述反射电路设有所述差动电压对加载于门极的差动MOS晶体管对；向此差动MOS晶体管对输送第1电流的电流源；向一对电流路输送第2电流的电流镜向电路，将所述差动MOS晶体管的漏极分别相互交叉连接于所述一对的电流路上，从所述一对的电流路的端部输出反射后的差动电流对。
5．一种AD转换电路，设有输入差动模拟信号并将上位m位的数字信号进行输出的反射电路；输入所述差动模拟信号并将下位n位的数字信号进行输出的正弦波发生电路；将此正弦波发生电路的输出进行插值的插值电路，输出m+n位的数字信号，其特征是，所述反射电路设有所述差动模拟信号与差动参照电压的差动电压对加载于门极的1个以上的差动MOS晶体管对；向此差动MOS晶体管对输送第1电流的电流源；向一对电流路输送第2电流的电流镜向电路，将所述差动MOS晶体管对的漏极分别交叉连接于所述一对的电流路，从所述一对电流路的端部输出反射后的差动电流对。
6．权利要求项5中所述的AD转换电路，其特征是设有将所述差动电流对进行比较后输出反射码化的数字信号的电流比较器。
7．一种AD转换电路，设有输入差动模拟信号并将上位m位的数字信号进行输出的反射电路；输入所述差动模拟信号并将下位n位的数字信号进行输出的正弦波发生电路；将此正弦波发生电路的输出进行插值的插值电路，输出m+n位的数字信号，其特征是，所述正弦波发生电路设有所述差动模拟信号与差动参照电压的差动电压对加载于门极的多个差动MOS晶体管对；向此差动MOS晶体管对输送第1电流的电流源；向一对电流路输送第2电流的电流镜向电路，将所述差动MOS晶体管对的漏极分别交叉连接于所述一对的电流路，从所述一对电流路的端部进行正弦波电流的输出。
8．权利要求项7中所述的AD转换电路，所述插值电路是将相位错开的多个正弦波电流之间进行电流插值的插值电路，设有以规定的比例将所述正弦波电流分流为多个电流的分流装置；将多个正弦波电流之间进行电流插值的所述分流后的电流进行加法运算的加法运算装置，所述正弦波电流直接输入所述分流装置。
9．权利要求项8中所述的AD转换电路，其特征是所述分流装置由门极宽度不同的多个MOS晶体管并联连接而成。
全文摘要
一种能实现低电压化及微细化、高集成化的高速的AD转换电路。设有分别输入模拟信号对与基准电压对并输出反射了的差动电流对的反射电路2a～c;将反射电路输出的差动电流对进行比较后输出上位3位反射码的比较器3a～c;将4相正弦波对进行输出的正弦波发生电路4a～4d;将4相正弦波之间进行插值后输出32个正弦波对的插值电路5;分别将正弦波对进行比较的比较器6;将比较器6的输出转换为下位5位的反射码的反射码编码器7。
文档编号H03M1/36GK1308412SQ01103009
公开日2001年8月15日 申请日期2001年1月21日 优先权日2000年1月21日
发明者小林春夫, 木村安行 申请人:三洋电机株式会社, 小林春夫