专利名称：用于通信系统中的积分处理的加权混频电路的制作方法
技术领域：
0001本发明涉及通信系统的发送路径(transmit path)体系结构，更具体地，本发明涉及无线通信芯片组的发送路径电路。
背景技术：
0002射频(RF)通信系统被用于多种应用场合，例如电视、蜂窝电话、寻呼机、全球定位系统(GPS)接收器、有线调制解调器、无绳电话、无线电和其它接受射频信号的装置。典型地，射频接收机一般需要频率转换或混频。双向无线通信系统包括接收路径电路和发送路径电路。在现有的解决方案中，这个电路被集成到多个集成电路中并且作为无线通信芯片组被包括在系统中。对于此类系统的发送路径电路，已经使用了中频(IF)体系结构，其中来自于数字信号处理器(DSP)的基带信号首先被转换到中频，然后通过使用偏置(offset)锁相环(PLL)电路在无线通信网络的频带中发送。对于蜂窝电话无线通信网络，例如，对GSM蜂窝电话(cell phone)网络，频带可位于850MHz和900MHz附近；对DCS蜂窝式电话网络，频带可位于1800MHz；对PCS蜂窝式电话网络，频带可位于1900MHz。在这些蜂窝电话网络中，信道间隔是200kHz。
0003图2(现有技术)是发送路径电路的实例体系结构200的框图，该发送路径电路包括中频压控振荡器(VCO)202、发送(TX)VCO128和射频VCO204。当装置正在发送时，中频混频电路220从数字信号处理器(DSP)处接收I和Q基带信号107。中频混频电路采用中频VCO202以将I和Q信号变换为中频。此后，中频混频电路220的输出112去往偏置环前馈电路122。此偏置环前馈电路122将比较来自于中频混频电路220的信号112和来自于反馈混频电路224的信号114的相位。此后，偏置环前馈电路122将使用这些信号的相位差来调节TX VCO 128，以生成位于通信网络频带中发送信道的期望频率上的输出信号(OUTPUT)105。反馈混频电路224接收输出信号105并且使用RF VCO204和信道信号(CHANNEL)127混频，使频率下降。此后，输出信号114被作为反馈提供给偏置环前馈电路122。这种试图集成发送路径电路的现有体系结构的一个问题是中频VCO202、发送VCO128和射频VCO204之间的干扰。特别是，中频VCO202引起的杂散相噪(spur)是成问题的并且使性能严重降级，尤其是当它们落在GSM蜂窝通信网络的接收频带中时。
0004对这个中频VCO202干扰问题的一个现有解决方案是调整某些棘手接收信道的中频。换句话说，对于第一组发送信道，中频VCO202将被调节至第一发送中频。对于第二组发送信道，中频VCO202将被调节至不同的中频。这样一来，通过仅仅移动中频VCO202引起的潜在干扰频率的位置，即可降低棘手的干扰。尽管如此，因为这个解决方案需要必须调节至多个中频的中频VCO202，所以它显得麻烦。而且这个解决方案仍然同时采用射频VCO204和中频VCO202。此外，不得不产生90度异相的混频信号以供中频混频电路220中的积分处理使用，限制了现有解决方案。
发明内容
0005本发明为通信系统中的积分处理提供了混频电路。加权混频电路允许采用任意的分频器(divider)为积分处理产生混频信号，并因此而提供优于现有体系结构的显著优点，在现有的体系结构中，积分混频需要90度偏移的I和Q混频信号。
0006应当注意到，附图仅仅示出了本发明的示例实施例，因为本发明可以认可其它同等有效的实施例，所以不可认为附图是对其范围的限制。
0007图1A是包括发送路径电路和接收路径电路的通信系统的框图。
0008图1B是比例式(ratiometric)发送路径体系结构的框图。
0009图2(现有技术)是典型实现于多个集成电路上的发送路径电路的实例体系结构的框图。
0010图3是包括分频器电路的示例数字的发送路径电路的示例实施例的更详细的框图。
0011图4A是采用了加权混频电路的积分产生和合并器电路的框图。
0012图4B是采用了最后的五分频器的单端实施例的电路图，该实施例和采用了加权混频电路的积分产生和合并器电路的图4A相关。
0013图5是采用了最后的五分频器的差分实施例的电路图，该实施例和采用了加权混频电路的积分产生和合并器电路的图4A相关。
0014图6A是采用了加权混频电路的积分产生和合并器电路的替代性实施例的框图。
0015图6B是采用了最后的五分频器的单端实施例的电路图，该实施例和采用了加权混频电路的积分产生和合并器电路的图6A相关。
0016图7是采用了最后的五分频器的差分实施例的电路图，该实施例和采用了加权混频电路的积分产生和合并器电路的图6A相关。
具体实施例方式
0017本发明为通信系统提供了一种比例式的发送路径体系结构和相关方法。这个比例式发送路径体系结构采用了一个单独的本地振荡器信号和分频器来为中频混频电路和反馈混频电路提供混频信号，因此消除了现有解决方案中对分开的IF VCO和RF VCO的需求。正如下文中更详细讨论的讨论，本发明不需要分开的IF VCO，并且多个分频器电路在为这些分频器电路选择值方面提供了有利的自由度。
0018应当注意到此处使用的“射频”和射频信号指的是传送有用信息或者载波的电信号并且频率从约3kHz到数千GHz，而不管此类信号被传送通过的媒介，而不管此类信号传送所通过的媒质。因而，射频信号可在空气、自由空间、同轴电缆、光缆等中传播。
0019图1A是包含发送路径电路104和接收路径电路106的通信系统100的框图。在所描述的无线实施例中，天线电路102接收射频输入信号，例如，从蜂窝基站接收。这个接收路径电路从天线电路102接收信号103并且向DSP电路108提供输出信号109。应当注意到，接收路径电路106可以采用不同的体系结构。一个实例体系结构是低中频体系结构，其中输入射频信号103首先被变换降至低中频(例如约200kHz)，然后用带通模数变换器数字化。额外的数字滤波和信道选择然后可在DSP电路108内完成。此外，可使用控制信号101来帮助控制接收路径处理。当发送信息时，DSP电路108向发送路径电路104提供信号107。发送路径电路104处理此信息并且向天线电路102提供输出信号105。输出信号105位于通信网络的频带内的期望频率上，通信系统100于该通信网络内工作。此发送路径电路104可采用多种体系结构。和接收路径处理一样，控制信号101可用于帮助控制发送路径处理。
0020图1B是比例式发送路径电路104的示例实施例的框图。很明显，本发明的比例式发送路径电路104包含本机振荡器或局部振荡器(LO)VCO130，而不像图2(现有技术)所描述的传统解决方案那样同时具有IF VCO202和RF VCO204。对于图1B，当装置正在发送时，中频混频电路120从数字信号处理器(DSP)处接收I和Q基带信号107。该中频混频电路采用来自于分频器(÷N)132的混频信号将I和Q信号变换到中频。此后，中频混频电路120的输出112去往偏置环前馈电路122。此偏置环前馈电路122将比较来自于中频混频电路120的信号112和来自于反馈混频电路124的信号114的相位。此后，偏置环前馈电路122将使用这些信号间的相位差来调节TX VCO128，以生成处于通信网络的频带中的发送信道的期望频率上的输出信号(OUTPUT)105。反馈混频电路124接收输出信号105并且使用来自于分频器(÷G)134的混频信号将频率混频，降至信道相关频率。此后，信道相关输出信号114被提供给偏置环前馈电路122。分频器132和134将来自于共用LO电路126的LO信号(fLO)116作为输入接收。共用LO电路126采用信道信号(CHANNEL)127来调节LO VCO130，并以此生成处于期望的信道相关频率的LO信号(fLO)116。这个发送路径电路被认为是比例式的，因为中频混频电路120和反馈混频电路124所使用的混频信号各个都是基于同样的起始频率并且是那个起始频率的分频变体(divided version)。同样，这个体系结构除去了图2的现有解决方案中所采用的IF VCO202。
0021图3是包括分频器132和134的示例数字的发送路径电路104的示例实施例的更详细框图。在所描述的实施例中，LO信号(fLO)116由锁相环(PLL)产生。频率为26MHz的外部参考振荡器(fREF)330被采用。应当注意到，目前典型的GSM解决方案或者采用13MHz的参考时钟或者采用26MHz的参考时钟，但是如有需要也可采用其它时钟频率。分频器(÷K)332接收来自于参考振荡器330的参考信号并且向相位检测器(PDet)334提供更新信号(fUD)。相位检测器334的输出通过低通滤波器(LPF)336，然后去往LO VCO130。LO VCO130的输出是LO信号(fLO)116，它被作为输入提供至分频器132和134。在被作为其它输入提供给相位检测器(PDet)334之前，这个LO信号(fLO)116通过分频器(÷b)340和分频器(÷L)338。
0022对于中频混频电路，I和Q基带信号107被混频器302和304接收，混频器302和304向合并器306提供输出。如所描述的，混频器302和304采用由分频器(÷N)132和加权混频电路(未示出)提供的混频信号(fIF)。下文更加详细地描述加权混频电路。回顾图3，采用信道信号(CHANNEL)127来选择分频器(÷L)338的值，该值决定了LO信号(fLO)116的频率，并由此最终决定了输出信号105的频率。LO信号(fLO)116通过分频器(÷N)132被提供给中频混频电路并且通过分频器(÷G)134提供给反馈混频电路。
0023对于反馈混频电路，来自于分频器(÷G)134的输出(fFB)通过低通滤波器(LPF)322被提供给混频器318，低通滤波器322可用于滤除反馈信号(fFB)不想要的谐波或谐频。混频器318接收发送输出频率(fTX)105，将其作为它的其它输入。混频器318的输出通过带通滤波器320被提供给相位检测器(PDet)310。
0024对于生成输出信号105的偏置环前馈电路，来自于合并器306的输出通过带通滤波器(BPF)308被提供给相位检测器(PDet)310。相位检测器(PDet)310比较这个输入的相位和来自于带通滤波器320的反馈输入114，并且生成通过低通滤波器312去往TX VCO128的输出信号。此后，TX VCO128的输出通过分频器(÷T)316，以生成输出信号105。
0025应当注意到，可以选择分频器和图3中其它电路的值以取得期望的性能参数。下表给出了代表图3中的电路的输出频率的实例表达式并且给出了分频器和其它电路的值，它们一同提供了关于性能的有利结果。部分地，可在选择分频器值时考虑以下因素(1)减小包括通信网络的接收频带的不想要的频带中的杂散相噪，比例式发送电路正在该通信网络中工作；(2)为接收路径重用LO信号(fLO)116；(3)使发送路径中频低得合理；(4)使除以K的外部晶体参考频率(fXTAL)(fXTAL/K)(即图3中的更新频率(fUD))适当的高以改进稳定时间；(5)在4个蜂窝通信网络频带上，也即GSM(800和900MHz)、DCS(1800MHz)、PCS(1900MHz)，使发送中频相对恒定，(6)由于此类晶体参考振荡器目前可节约成本，故采用13MHz或26MHz外部晶体参考振荡器。
0026对于图2中的分频器值，应当注意到，在选择这些值时考虑以下基本表达式fTX＝((G+N)/GN)(Lb/K)fXTAL＝PC，其中P代表与期望的发送信道有关的整数，C代表信道间隔。在求解本方程时，可首先考虑整数(G，N，L，K，b)的正值。正整数解对应于低端注入(low side injection)。应当注意到，N的负值解也可被接受。这样的解对应于高端注入。应当注意到，在确定上述方程的解时，可使P等于L，并且最好P等于L。下面的表1包括代表图3中的比例式发送体系结构的实例表达式。下面的表2和表3提供了这些表达式的几组实例值。
表1-用于图3的表达式
0027下面的表2提供了可为表1中的表达式和图3中的比例式发送体系结构中的分频器选择的实例值。在这个实施例中，分频器(÷T)316被设置为“4”并且TX VCO128的输出为约4GHz；因此，输出频率位于接近1GHz的范围中。因而，对于蜂窝电路通信网络，例如，850MHz和900MHz的GSM蜂窝电话网络，可采用表2中的值。
表2-图3的第一组实例值
0028下面的表3提供了可为表1中的表达式和图3中的比例式发送体系结构中的分频器选择的另一组实例值。在这个实施例中，分频器(÷T)316被设置为“2”并且TX VCO128的输出为约4GHz，因此，输出频率位于接近2GHz的范围中。因而，对于蜂窝电路通信网络，例如，PCS(1900MHz)和DCS(1800MHz)蜂窝电话网络，可采用表2中的值。
表3-图3的第二组实例值
0029应当注意到，可以设计一个单个的通信系统，用于在多个通信网络和它们各自的频带中工作。例如，可采用分频器(÷T)316和图3中的其它分频器和电路来修改输出频率，使得它在所需网络的操作频带内。例如，如果需要，可以通过片上配置寄存器设置这些值。此外，应当注意到，图3中提出的实例体系结构和表1、表2、表3中提出的表达式和值应被当作仅仅是例子。如果需要，可进行修改和变化，但是仍利用本发明的比例式发送路径体系结构。
0030进一步应注意到，如果需要，可对图3中的分频器电路进行修改。例如，分频器，诸如分频器(÷N)132，可被实现为分频器/倍频器的组合。对于分频器(÷N)132，例如，可实现倍频器(×M)以使得电路可提供M/N信号操作。如果需要这样的解决方案，倍频器(×M)电路可被置于分频器(÷N)132和混频器302和304之间，并且分频器(÷N)132和倍频器(×M)电路的组合处理可以是M/N操作。这个倍频器(×M)电路可被实现为具有VCO的锁相环(PLL)，该VCO取得输入信号并将其乘以整数M。再进一步，第二个分频器(÷N2)可以置于倍频器(×M)电路和混频器302和304之间。例如，可采用N是奇数的分频器，并且希望最后的分频器级是2分频或4分频。在这种情况下，可以选择匹配的M和N2以使得输出变为M/(N*N2)或者仅仅是1/N。同样应当注意到，如有需要，可以采取分频器和倍频器的任意组合。因而，在实现图3中的分频器电路时，更具体地，在实现分频器(÷N)132时，可以实现多种解决方案，包括使用倍频器电路和分频器电路的组合。
0031在表2和表3中的上述实施例中，分频器(÷N)132的值选为15。如果分频器输出相位用于中频混频信号，这个值将导致在相位上相差非90度的中频混频信号。同样地，仅仅传统的积分混频处理不能从混频器302和304获取想要的结果。关于图4A、4B、5、6A、6B、6C和7，描述了加权混频电路，该电路允许其中I和Q混频信号相差非90度的积分处理。
0032下列方程提供了当将I和Q基带信号和相位差为90度的传统I和Q混频信号进行混频时的上变频(up-conversion)通用指数表达式。
ejωt·ejθ＝cos(ωt)cos(θ)-sin(ωt)sin(θ)+j[cos(ωt)sin(θ)-sin(ωt)cos(θ)]方程1下列方程代表了这个理想混频器输出的三角表达式。
Icos(ωt)-Qsin(ωt) 方程2如果本发明的混频信号不是90度的异相，传统的混频器输出由下列方程表示，其中2φ代表90度与I和Q混频信号间的相位差之间的差值。(应当注意到在下列的例子中2φ是18度。)Icos(ωt-φ)-Qsin(ωt+φ) 方程3因此，尽管采用了本发明的非传统混频信号，但是仍然希望取得与传统积分处理相似的结果。因而，希望满足以下方程。
(aI+bQ)cos(ωt-φ)-(bI+aQ)sin(ωt+φ)＝Icos(ωt)-Qsin(ωt) 方程4方程4可重新写为如下I[acos(ωt-φ)-bsin(ωt+φ)]-Q[asin(ωt+φ)-bcos(ωt-φ)]＝Icos(ωt)-Qsin(ωt)方程5解方程5中的表达式，可得到以下方程 ＝cos(ωt)acos(ωt)cos(φ)+asin(ωt)sin(φ)-bsin(ωt)cos(φ)-bcos(ωt)sin(φ)＝cos(ωt)(acosφ-bsinφ)cos(ωt)+(asinφ-bcosφ)sinωt＝cosωt方程6A和[asin(ωt+φ)-bcos(ωt-φ)]＝sin(ωt)asin(ωt)cos(φ)+a cos(ωt)sin(φ)-bcos(ωt)cos(φ)-bsin(ωt)sin(φ)＝sin(ωt)(acosφ-bsinφ)sin(ωt)+(asinφ-bcosφ)cosωt＝sinωt方程6B只有当(acosφ-bsinφ＝1)方程7A和(asinφ-bcosφ＝0)方程8A时，方程6A才能满足；并且只有当(acosφ-bsinφ＝1)方程7B和(asinφ-bcosφ＝0)方程8B时，方程6B才能满足；因而，asinφ＝bcosφ方程9b/a＝tanφ0033因而，对于典型地取决于用来生成混频信号的末级分频器的一个特定的φ，可以确定满足方程9或至少是这个方程的近似解的a和b的值，并且为了实现加权混频电路，a和b的整数近似是方程9的优选解。例如，对于下面φ是9度的例子，方程b/a＝tanφ的解近似为a的值为19和b的值为3。这个对a/b的19/3的近似在方程9在φ是9度时的理想解的约0.5％之内。如上所述，可根据应用和期望的精度，对期望的a/b的准确性进行修改。
0034基于以上分析，可实现加权混频电路以处理信号，其中相差非90度相位的I和Q信号仍可以生成结果信号，就和好像采用了真正的积分I和Q混频信号一样。图4A、4B和图5提供了上变频的一个实施例，其中I和Q基带信号在混频电路中被加权。图6A、6B、6C和图7提供了上变频的另一个实施例，其中I和Q混频信号在混频电路中被加权。应当注意到，如有需要，可以采用其它组合并且仍然利用本发明的加权混频体系结构。这样一来，可采用任意的分频器值来产生混频信号。允许任意的分频器值和现有体系结构相比具有明显优势，在现有体系结构中，积分混频需要90度偏移的I和Q混频信号。
0035图4A是积分产生和合并器电路400的框图，该电路采用了加权混频电路402和404，其中并未使用二分频和四分频电路作为分频器的末级。具体地，分频器132接收LO频率(fLO)116。在传统的积分产生电路中，使用二分频和四分频的分频值以简化对生成90度异相的输出信号的实现。为了本发明的这个实施例和积分产生电路，分频器132可由不提供二分频和四分频的任意分频器电路实现。更具体地，对于本发明，可以对分频器132采用一个值使得用于混频的实路径(realpath)输出信号(fIIF)407和虚输出信号(fQIF)408不是90度异相。正如下文所进一步讨论的，采用加权混频电路402和加权混频电路404来处理任意相位差的输入中频混频信号，并生成此后被合并以提供中频混频输出信号(fMIX_OUT)112的输出信号403和405。加权混频电路402接收实路径输出信号(fIIF)407和基带I和Q信号107作为输入，并且加权混频电路402向合并器406输出信号403。加权混频电路404接收虚路径输出信号(fQIF)408和基带I和Q信号107作为输入，并且加权混频电路404向合并器406输出信号405。合并器406合并信号403和405以生成合并的中频混频输出信号(fMIX_OUT)112。
0036图4B是采用了加权混频电路的积分产生和合并器电路400的单端实施例的电路图，其中采用了最终的五分频器。具体地，LO频率(fLO)116首先由被选择成具有三分频(÷3)值的分频器410接收，然后由被选择成具有五分频(÷5)值的分频器412接收。应当注意到，两个分频器410和412一起代表了图3和图4A中的分频器(÷N)132，并且两个分频器410和412提供了一个组合的十五分频(÷15)。因为分频器412是一个五分频(÷5)器，所以分频器412的输出的相位间隔为72度。在所描述的实施例中，实路径输出信号(fIIF)407和虚路径(imaginary path)输出信号(fQIF)408从分频器(÷5)412选择为相隔72度。加权混频电路402和加权混频电路404实际上在混频输出节点(fMIX_OUT)112处导致了结果信号，就和好像已经执行了传统积分处理一样。
0037为了适应信号407和408之间的相位差，采用了加权电路。注意加权混频电路402，I信号是权重为19的电流源422的输入，Q信号是权重为3的电流源424的输入。电流源422和424连接到晶体管430的源极以提供合并的电流I′，用19I+3Q表示。晶体管430的栅极接收实路径输出信号(fIIF)407。晶体管430的漏极提供输出信号403并且连接到混频输出节点(fMIX_OUT)112。注意加权混频电路404，I信号的负变体被输入到权重为3的电流源426，Q信号的负变体被输入到权重为19的电流源428。电流源426和428连接到晶体管432的源极以提供合并的电流-Q′，用-19Q-3I表示。晶体管432的栅极接收虚路径输出信号(fQIF)408。晶体管432的漏极提供输出信号405并且连接到混频输出节点(fMIX_OUT)112。通过使用加权混频电路402和404，合并的输出信号403和405提供了一个输出信号，就和好像已经执行了传统积分处理一样。应当注意到，3和19加权通过改变有关电流源422，424，426，428内的晶体管的数量和尺寸来产生。也应当注意到，19/3加权是一个近似值。取决于所涉及的应用的期望的准确性，可以采用不同的比率。甚至对于给定的期望的准确性，可能存在可以采用的多个比率。
0038也应当注意到，所选的加权取决于两个中频输入信号之间的相位差，并且如果采用了不同的分频器值和相位差，可对所选的加权进行调整。也应当注意到，正如关于图6A，6B，6C和图7所描述的，与基带信号相反，加权混频电路可以为来自于分频器132的中频混频信号提供加权。此外，如有需要，加权可既提供给中频混频信号又提供给基带信号。此外，如有需要，分频器电路132可用不同的电路实现。图4B中描述的两个分频器410和412仅仅被作为实例解决方案。
0039图5是采用了加权混频电路的积分产生和合并器电路的差分实施例500的电路图，其中采用了最终的五分频器。在这个实施例中，实路径中频输出信号(fIIF)407变成由实路径正信号(IIFP)502P和实路径负信号(IIFN)502N代表的差分信号。虚路径输出信号(fQIF)408变成由虚路径正信号(QIFP)504P和虚路径负信号(QIFN)504N代表的差分信号。晶体管512A和514A在其栅极接收实路径正信号(IIFP)502P，晶体管512B和514B在其栅极接收实路径负信号(IIFN)502N。在这个实施例中，I和Q信号也成为了由正的实基带信号IBP、负的实基带信号IBN、正的虚基带信号QBP和正的虚基带信号QBN代表的差分信号。
0040电流源506P连接到晶体管512A和512B的源极上，接收正的实基带信号IBP作为输入，并且权重为19。电流源508N连接到晶体管512A和512B的源极上，接收正的虚基带信号QBP作为输入，并且权重为3。电流源506N连接到晶体管514A和514B的源极上，接收负的实基带信号IBN作为输入，并且权重为19。电流源508P连接到晶体管514A和514B的源极上，接收负的虚基带信号QBN作为输入，并且权重为3。晶体管512A和514B的漏极连接到正输出(IOUTP)信号节点510P。晶体管512B和514A的漏极连接到负输出(IOUTN)信号节点510N。电流源526P连接到晶体管516A和516B的源极上，接收负的虚基带信号QBN作为输入，并且权重为19。电流源528N连接到晶体管516A和516B的源极上，接收负的实基带信号IBN作为输入，并且权重为3。电流源526N连接到晶体管518A和518B的源极上，接收正的虚基带信号QBP作为输入，并且权重为19。电流源528P连接到晶体管518A和518B的源极上，接收正的实基带信号IBP作为输入，并且权重为3。晶体管516A和518B的漏极连接到正输出(IOUTP)信号节点510P。晶体管516B和518A的漏极连接到负输出(IOUTN)信号节点510N。输出节点510N和510P提供了为其它发送路径电路所用的差分混频输出信号。应当再次注意到，3和19的权重通过改变电流源512A，512B，514A，514B，516A，516B，518A和518B内的晶体管的数量和尺寸来产生。也应当再次注意到，所选的权重取决于两个输入信号之间的相位差，并且如果采用不同的分频器值和相位差，可以对所选权重进行调整。
0041因此，本发明的加权混频电路，允许非传统和任意的末级分频器来提供与传统积分混频处理相似的结果。可采用其它更为任意的分频器，而不使用生成输出信号的诸如二分频器或四分频器的末级分频器电路，这些输出信号容易地提供相位上相差90度的混频信号。在所描述的例子中，采用了五分频块作为位于中频混频电路之前的末级。因此，这个五分频块生成相位上相差72度的信号。应该注意到，通过适当改变加权混频电路402和404中的权重，也可使用其它的末级分频器值。进一步应当注意到，尽管本发明的这个加权混频解决方案受到了由于加权混频而引起的信噪比损失，但是本发明有利地允许在积分产生时使用任意分频器值。
0042图6A是积分产生和合并器电路600的另一个实施例的框图，该电路采用了加权混频电路602和604，其中并未使用二分频和四分频电路作为分频器的末级。具体地，分频器132接收LO频率(fLO)116。如上所述，在传统的积分产生电路中，使用二分频或四分频的分频器值以简化对生成90度异相的输出信号的实现。为了本发明的这个实施例和积分产生电路，分频器132可由不提供二分频和四分频的任意分频器电路实现。更具体地，对于本发明，可以对分频器132采用一个值使得用于混频的实路径输出信号(fIIF)407和虚路径输出信号(fQIF)408不是90度异相。正如下文所进一步讨论的，采用加权混频电路602和加权混频电路604来处理任意相位差的输入中频混频信号，并生成此后被合并以提供中频混频输出信号(fMIX_OUT)112的输出信号403和405。加权混频电路602接收实路径输出信号(fIIF)407、虚路径输出信号(fQIF)408和基带I信号107A作为输入，并且加权混频电路602向合并器406输出信号403。加权混频电路604接收实路径输出信号(fIIF)407、虚路径输出信号(fQIF)408和基带Q信号107B作为输入，并且加权混频电路604向合并器406输出信号405。合并器406合并信号403和405以生成合并的中频混频输出信号(fMIX_OUT)112。
0043图6B是采用了加权混频电路的积分产生和合并器电路600的单端实施例的电路图，其中采用了最后的五分频器。特别地，LO频率(fLO)116首先由被选择为具有三分频(÷3)值的分频器410接收，然后由被选择为具有五分频(÷5)值的分频器412接收。应当注意到，两个分频器410和412一起代表了图3和图4A中的分频器(÷N)132，并且两个分频器410和412提供了一个组合的十五分频(÷15)。因为分频器412是一个五分频(÷5)器，所以分频器412的输出的相位间隔为72度。在所描述的实施例中，实路径输出信号(fIIF)407和虚路径输出信号(fQIF)408从分频器(÷5)412中被选择为相隔72度。加权混频电路602和加权混频电路604实际上在混频输出节点(fMIX_OUT)112处导致结果信号，就和好像已经执行了传统积分处理一样。
0044为了适应信号407和408之间的相位差，采用了加权电路。注意加权混频电路602，I信号是权重为19的电流源630的输入，并且I信号的负变体是权重为3的电流源631的输入。电流源630接到晶体管622的源极，而电流源631连接到晶体管624的源极。晶体管622的权重是19x，并且在其栅极接收实路径输出信号(fIIF)407。晶体管624的权重是3x，并且在其栅极接收虚路径输出信号(fQIF)408。晶体管622和624的漏极被结合在一起以提供输出信号403，并且被连接到混频输出节点(fMIX_OUT)112。注意加权混频电路604，Q信号是权重为3的电流源632的输入，并且Q信号的负变体是权重为19的电流源633的输入。电流源632接到晶体管626的源极，而电流源633连接到晶体管628的源极。晶体管626的权重是3x，并且在其栅极接收实路径输出信号(fIIF)407。晶体管628的权重是19x，并且在其栅极接收虚路径输出信号(fQIF)408。晶体管626和628的漏极被结合在一起以提供输出信号405，并且被连接到混频输出节点(fMIX_OUT)112。如上所述，通过使用加权混频电路602和604，合并的输出信号403和405提供了一个输出信号，就和好像已经执行了传统积分处理一样。应当注意到，3x和19x的权重通过改变组成622，624，626，628的晶体管的数量和尺寸和改变有关电流源630，631，632，633内的晶体管的数量和尺寸来产生。
0045应当注意到，可修改图6B的实施例以生成图4B中的实施例。为了进行这个修改，晶体管622的源极连接到晶体管626的源极，并且晶体管622和626合并成一个权重为22的晶体管。晶体管624的源极连接到晶体管628的源极，并且晶体管624和628合并成一个权重为22的晶体管。这些修改将产生图4B中的电路实施例。如下文所指，本发明的加权混频电路可用很多种实施方式实现。
0046图7是与图6相关的采用了加权混频电路的积分产生和合并器电路的差分实施例700的电路图，其中采用了最后的五分频器。在这个实施例中，实路径中频输出信号(fIIF)407变成为由实路径正信号(IIFP)720P和实路径负信号(IIFN)720N表示的差分信号。虚路径输出信号(fQIF)408成为由虚路径正信号(QIFP)722P和虚路径负信号(QIFN)722N表示的差分信号。在这个实施例中，I和Q信号也成为了由正的实基带信号IBP、负的实基带信号IBN、正的虚基带信号QBP和负的虚基带信号QBN表示的差分信号。
0047晶体管712A和712B的源极通过权重为19的电流源702P接收正的实基带信号IBP。晶体管713A和713B的源极通过权重为19的电流源702N接收负的实基带信号IBN。晶体管714A和714B的源极通过权重为3的电流源704P接收正的虚基带信号QBP。晶体管715A和715B的源极通过权重为3的电流源704N接收负的虚基带信号QBN。晶体管716A和716B的源极通过权重为3的电流源703N接收负的实基带信号IBN。晶体管717A和717B的源极通过权重为3的电流源703P接收正的实基带信号IBP。晶体管718A和718B的源极通过权重为19的电流源705N接收负的虚基带信号QBN。晶体管719A和719B的源极通过权重为19的电流源705P接收正的虚基带信号QBP。晶体管712A，713B，714A和715B的栅极接收实路径正信号(IIFP)720P。晶体管716B，717A，718B和719A的栅极接收虚路径负信号(QIFN)722N。晶体管716A，717B，718A和719B的栅极接收虚路径正信号(QIFP)722P。晶体管712B，713A，714B和715A的栅极接收实路径负信号(IIFN)720N。晶体管712A，712B，713A，713B，718A，718B和719A和719B的权重为19x。晶体管714A，714B，715A，715B，716A，716B和717A和717B权重为3x。晶体管712A，713A，714A，715A，716A，717A，718A和719A的漏极连接到正输出路径IOUTP 710P。晶体管712B，713B，714B，715B，716B，717B，718B和719B的漏极连接到负输出路径IOUTN 710N。输出节点710N和710P提供了为其它发送路径电路所用的差分混频输出信号。
0048如上所述，本发明的加权混频电路，考虑到了采用非传统和任意的末级分频器来提供与传统积分混频处理相似的结果。可采用其它更为任意的分频器，而不使用生成输出信号的诸如二分频器或四分频器的末级分频器电路，这些输出信号容易地提供相位上相差90度的混频信号。在所描述的例子中，采用了五分频块作为位于中频混频电路之前的末级。因此，这个五分频块生成相位上相差72度的信号。应该注意到，通过适当改变加权混频电路602和604中使用的权重，也可使用其它的末级分频器值。进一步应当注意到，尽管本发明的这个混频解决方案受到了由于加权混频而引起的信噪比损失，但是本发明有利地允许在积分产生时使用任意的分频器值。
0049应当注意到，可修改图7的实施例以生成图5的实施例。为了进行这个修改，如虚线所代表的那样，晶体管712A，712B，714A和714B的源极连接在一起；晶体管713A，713B，715A和715B的源极连接在一起；晶体管716A，716B，718A和718B的源极连接在一起；晶体管717A，717B，719A和719B的源极连接在一起。此外，晶体管712A和714A合并成一个权重为22的晶体管；晶体管712B和714B合并成一个权重为22的晶体管；晶体管713A和715A合并成一个权重为22的晶体管；晶体管713B和715B合并成一个权重为22的晶体管；晶体管716A和718A合并成一个权重为22的晶体管；晶体管716B和718B合并成一个权重为22的晶体管；晶体管717A和719A合并成一个权重为22的晶体管；晶体管717B和719B合并成一个权重为22的晶体管。这些修改将产生图5中的电路实施例。如下文所指出的，本发明的加权混频电路可用很多种实施方式实现。
0050此外，应当注意到图4A，4B，5，6A，6B和图7提供了实现本发明的加权混频电路的示例实施例，并且如有需要，可采用其它实现方式。例如，对于图5和图7的差分实施例，可以采取基于图4B和6B的单端实现的其它差分实现方式。例如，为了从单端实现中得到差分实现，可通过以下不同方式进行该过渡以提供替换的设计，例如通过(1)保持所有的节点相同，(2)将晶体管的栅极驱动信号和漏极输出反转，(3)将晶体管的源极驱动信号和漏极输出反转，和(4)将源极驱动信号和栅极驱动信号反转。简而言之，本发明的加权混频电路可以很多种方式实现，包括单端和差分解决方案。
0051考虑到本描述，对于本领域的技术人员，进一步的修改和替代性的实施例是明显的。因此，应当认识到本发明并不限于这些实例装置。相应地，本描述仅仅是构造为说明性的，并且是为了教会本领域的技术人员实施本发明的方式。应当理解，本说明书中所示和描述的本发明的形式被视为目前的优选实施例。可对实现和体系结构可以进行不同的变化。例如，可以用等效的部件替换本说明书中举例说明的和描述的部件，并且可以独立于其它特征的使用而采用本发明的某些特征，这一切在本领域的技术人员得益于本发明的这个说明书之后，将会很明显。
权利要求
1.用于通信系统的发送路径电路，其包括发送电路，其被连接以接收处于中频的信号并且输出处于期望输出频率的发送信号；振荡器电路，其被构造成输出局部振荡器信号；混频信号产生电路，其被构造成接收所述局部振荡器信号并输出相差非90度的I和Q混频信号；和混频电路，其被连接以从所述混频信号产生电路处接收所述I和Q混频信号并且向所述发送电路输出所述中频信号，所述混频电路被构造成执行I和Q基带信号与所述I和Q混频信号的加权混频以产生所述中频信号。
2.根据权利要求1所述的发送路径电路，其中I混频信号与所述I基带信号的加权变体和所述Q基带信号的加权变体相混频，并且其中Q混频信号与所述I基带信号的加权变体和所述Q基带信号的加权变体相混频。
3.根据权利要求2所述的发送路径电路，其中第一加权用于关于所述I混频信号的所述Q基带信号和关于所述Q混频信号的所述I基带信号，其中第二加权用于关于所述Q混频信号的所述Q基带信号和关于所述I混频信号的所述I基带信号。
4.根据权利要求3所述的发送路径电路，其中所述I和Q混频信号之间的相位差为72度，并且其中所述第二加权与所述第一加权的比值为19∶3。
5.根据权利要求4所述的发送路径电路，其中所述混频信号产生电路包括连接到至少一个分频器电路的振荡电路。
6.根据权利要求5所述的发送路径电路，其中所述混频信号产生电路包括五分频末级分频器电路。
7.根据权利要求1所述的发送路径电路，其中I基带信号与所述I混频信号的加权变体和所述Q混频信号的加权变体混频，并且其中Q基带信号与所述I混频信号的加权变体和所述Q混频信号的加权变体混频。
8.根据权利要求7所述的发送路径电路，其中用于关于所述I基带信号的所述Q混频信号的加权与用于关于所述Q基带信号的所述I混频信号的加权相匹配，并且其中用于关于所述Q基带信号的所述Q混频信号的加权与用于关于所述I基带信号的所述I混频信号的加权相匹配。
9.根据权利要求1所述的发送路径电路，其中下列方程用于实现所述加权混频电路(aI+bQ)cos(ωt-φ)-(bI+aQ)sin(ωt+φ)＝Icos(ωt)-Qsin(ωt)其中2φ代表90度与所述I和Q混频信号间的相位差之间的差值，cos(ωt-φ)代表所述I混频信号，sin(ωt+φ)代表所述Q混频信号，I代表实基带输入信号，Q代表虚基带输入信号，并且b/a＝tanφ。
10.根据权利要求1所述的发送路径电路，其中所述混频电路包括第一晶体管电路，其被构造成在其栅极接收所述I混频信号，被构造成使所述I基带信号的加权变体连接到其源极，被构造成使所述Q基带信号的加权变体连接到其源极，并且被构造成使其漏极连接到输出节点；第二晶体管电路，其被构造成在其栅极接收所述Q混频信号，被构造成使所述I基带信号的加权变体连接到其源极，被构造成使所述Q基带信号的加权变体连接到其源极，并且被构造成使其漏极连接到输出节点；以及合并器电路，其被连接到所述第一和第二晶体管电路的输出节点并且被构造成输出合并的中频信号。
11.根据权利要求1所述的发送路径电路，其中所述混频电路包括差分混频电路，其中采用了所述I和Q混频信号的正的和负的变体和所述I和Q基带信号的正的和负的变体。
12.根据权利要求1所述的发送路径电路，其中所述混频信号产生电路包括第一分频器电路，其被连接以接收所述局部振荡器信号并且输出相差非90度的所述I和Q混频信号。
13.根据权利要求12所述的发送路径电路，其中所述发送电路包括第二分频器电路，其被连接以接收所述局部振荡器信号并且为所述发送电路输出混频信号。
14.根据权利要求12所述的发送路径电路，其中所述发送电路包括偏置锁相环电路。
15.根据权利要求12所述的发送路径电路，其中所述振荡器电路包括含有相位检测器的锁相环电路。
16.用于通信系统的混频电路，其包括第一加权混频电路，它被连接以将I混频信号和I和Q基带信号的加权变体进行混频并且生成第一混频后信号；第二加权混频电路，它被连接以对Q混频信号和I和Q基带信号的加权变体进行混频并且生成第二混频后信号；合并器，它被连接以接收所述第一和第二混频后信号并且生成处于期望频率的合并的输出信号；其中所述I和Q混频信号相差非90度。
17.根据权利要求16所述的混频电路，其中第一加权用于关于所述I混频信号的所述Q基带信号和关于所述Q混频信号的所述I基带信号，并且第二加权用于关于所述Q混频信号的所述Q基带信号和关于所述I混频信号的所述I基带信号。
18.根据权利要求17所述的混频电路，其中所述I和Q混频信号之间的相位差是72度，并且其中所述第二加权与所述第一加权的比率是19∶3。
19.根据权利要求17所述的混频电路，其中所述第一和第二加权混频电路包括差分混频电路，其中采用了所述I和Q混频信号的正的和负的变体与所述I和Q基带信号的正的和负的变体。
20.用于通信系统的混频电路，其包括第一加权混频电路，它被连接以对I和Q混频信号与I基带信号的加权变体进行混频并且生成第一混频后信号；第二加权混频电路，它被连接以对I和Q混频信号与Q基带信号的加权变体进行混频并且生成第二混频后信号；合并器，它被连接以接收所述第一和第二混频后信号并且生成处于期望频率的合并的输出信号；其中所述I和Q混频信号相差非90度。
21.根据权利要求20所述的混频电路，其中用于关于所述I基带信号的所述Q混频信号的加权与用于关于所述Q基带信号的所述I混频信号的加权相匹配，并且用于关于所述Q基带信号的所述Q混频信号的加权与用于关于所述I基带信号的所述I混频信号的加权相匹配。
22.一种将基带信号混频至期望频率的方法，包括产生相差非90度的I和Q混频信号；接收I和Q基带信号；并且执行对所述I和Q混频信号与I和Q基带信号的混频以生成处于期望频率的输出信号。
23.根据权利要求22所述的方法，其中所述执行步骤包括对所述I混频信号与所述I和Q基带信号的加权变体进行混频以生成第一混频后信号，对所述Q混频信号与所述I和Q基带信号的加权变体进行混频以生成第二混频后信号，并且合并所述第一和第二混频信号以生成所述输出信号。
24.根据权利要求23所述的方法，其中第一加权用于关于所述I混频信号的所述Q基带信号和关于所述Q混频信号的所述I基带信号，并且第二加权用于关于所述Q混频信号的所述Q基带信号和关于所述I混频信号的所述I基带信号。
25.根据权利要求24所述的方法，其中所述I和Q混频信号之间的相位差是72度，并且其中所述第二加权与所述第一加权的比率是19∶3。
26.根据权利要求22所述的方法，其中所述I和Q混频信号与所述I和Q基带信号为差分信号。
27.根据权利要求22所述的方法，其中所述执行步骤包括对所述I基带信号与所述I和Q混频信号的加权变体进行混频以生成第一混频后信号，对所述Q基带信号与所述I和Q混频信号的加权变体进行混频以生成第二混频后信号，并且合并所述第一和第二混频信号以生成所述输出信号。
28.根据权利要求22所述的方法，其中下列方程用于实现所述加权混频电路(aI+bQ)cos(ωt-φ)-(bI+aQ)sin(ωt+φ)＝Icos(ωt)-Qsin(ωt)其中2φ代表90度与所述I和Q混频信号间的相位差之间的差值，cos(ωt-φ)代表所述I混频信号，sin(ωt+φ)代表所述Q混频信号，I代表实基带输入信号，Q代表虚基带输入信号，并且b/a＝tanφ。
29.根据权利要求22所述的方法，进一步包括产生局部振荡器信号，并且采用所述局部振荡器信号的分频变体来提供相差非90度的所述I和Q混频信号。
30.根据权利要求29所述的方法，其中所述产生步骤包括采用锁相环电路来产生所述局部振荡器信号。
31.根据权利要求30所述的方法，进一步包括通过调整所述锁相环电路的输出来选择信道。
32.根据权利要求20所述的方法，进一步包括采用至少一个倍频器(×M)电路和至少一个分频器电路(÷N)来执行M/N操作以产生所述局部振荡器信号的分频变体。
全文摘要
本说明书公开了用于通信系统中的积分处理的混频电路和相关方法。加权混频电路允许采用任意的分频器为积分处理产生混频信号，并因此提供优于现有体系结构的显著优点，在现有的体系结构中，积分混频需要90度偏移的I和Q混频信号。
文档编号H03C3/40GK1989701SQ200580025000
公开日2007年6月27日 申请日期2005年6月23日 优先权日2004年6月30日
发明者D·R·韦兰, 王才艺 申请人:硅实验室公司