利用时钟和电源网格标准单元设计asic的制作方法

专利名称：利用时钟和电源网格标准单元设计asic的制作方法
利用时钟和电源网格标准单元i爻计ASIC
背景技术：
专用集成电路(ASIC)是为特定用途定制的集成电路，也称 为片上系统(SOC)。在手机，计算机，个人数据助理(PDA)中， 都能找到ASIC应用的例子。上述例子都具有有限的功能，因此 用来完成特定的任务。与之相对的ASICi殳计例子是孩i处理器。 孩i处理器祐:设计用来适应多种用途。
ASIC i殳计的第一个步骤，通常是由一个i殳计工程师团队开 始的，这些工程师确定所要实^见的ASIC的功能需求。 一旦所需 功能确定之后，设计团队就利用硬件描述语言(HDL)编写这个 ASIC的设计文件。制造过程的这个步骤通常称为寄存器级(RTL ) 设计。HDL用来描述电路的操作，它的设计，以及通过仿真工具 验证电路的操作的测试模块。接下来可以用 一 个逻辑综合工具， 例^口 Synopsys ^>司的Design Compiler TM, ^j夺RTL i殳计專争变为大 量更低一级结构，即标准单元的集合。
标准单元是ASIC的基本组成模块。标准单元，通常/人库中 获得，包括一组预先i殳计好的门电^各。ASIC i殳计中所用到的标 准单元是专用于该ASIC设计的特定功能的。所得到的标准单元 和电网才各的集合，构成了必要的电连4妄，称作门级网表。利用一 个布局工具处理门级网表，将每个标准单元一对一的it置在电3各
网的指定位置上。根据单元设计的复杂程度，标准单元在单元内 部布线所用的金属层层数不同。标准单元的布局受制于多种指定
约束，因此，对标准单元的高度有特定的要求，这样所有标准单 元的高度都必须与所要求的高度相同，或者是它的倍数。
'在ASIC制造的最后阶4殳，用一个布线工具生成标准单元和 电网格之间的电连4妄。同时，估算延时，时4中偏移，寄生电阻和 电容，以及功耗，并用于最终的测试。在测试中，可以对设计j故 改进，来提高器件的性能。 一旦完成测试，设计最终提交进行芯 片制造。
设计ASIC时很重要的一部分是时钟分布。ASIC时钟分布网 络的指标包括版图面积、插入延时和时钟偏移。时4中偏移是在同 步电^^中出现的现象，当一个时钟信号到达电路中的不同才莫块的 时间不同时，产生时钟偏移。换言之，时钟偏移发生在相对时钟 源的时钟插入延时对每个电路才莫块不同的时候。 一个时钟信号由 时钟电路产生，并通过由时钟緩冲器和金属线构成的平衡网络分 布在ASIC中。ASIC时钟分布网络的两种基本结构是时钟主干和 时钟树，根据应用，它们各自具有不同的物理和电学特性。对于 某个应用，其中一种时钟结构可能比另一种更优。
时钟主干结构的i殳计中，包4舌大型中心导体或者主干，可以 从一端或两端驱动。主干上延伸着与其垂直的较小的分支，将时 钟信号分配到位于主干两侧的ASIC单元中。由于主干时钟分布网 络从时钟源到所驱动的单元的金属路径不等，这种结构是不平衡 的，且根据到达每个单元的金属路径中不同的RC延时，在时钟 分布中引入少量时钟偏移。


图1是一个时钟主干结构的例子150。时钟主干结构150, 包4舌一个中心导体110,包含与之垂直的4交小的分支导体113， 将时钟信号112分配到导体两侧的ASIC单元中。时钟信号CLK 112首先通过一个緩冲器116,得到时钟信号CLK， 117。信号CLK，
117经緩冲器115和111通过导体110的两端。緩冲器111是一 个可选的緩冲器，用来将时钟偏移最小化。
树状结构是一种平4紆的时钟分布结构，通过^殳计使得^人时钟 源到电^各单元的5各径长度相等。树状结构采用一个中心分布点， 对称分支，緩冲和子分支，将时钟分配到各个电路单元。 一个时 钟树也可能具有一个根和一个主干，将时钟源输送到第一个分支 点。时钟树的每个分支的金属导体通常非常匹配，〗吏得它们本身 引入时钟分布网络的时钟偏移可以忽略。并且，对于一个产生j氐 时钟偏移的时钟树，网络中所有的时钟緩沖器特征参数都必须尽 量匹配，且这些緩沖器的负载必须平衡。时钟树的分支对称结构 使得它们可以通过ASIC工具自动生成。快速生成完整的时钟网络 服从最坏情况偏移条件，这也是ASIC工具的最大缺陷，工具将时 钟偏移最小化，致客户时钟树设计中可达到的级别。
图1A是一个简化的、基于行的单元版图100，症合出了一个嵌 入的时钟树107。单元版图100包括两个电源线VDD 101和VSS 103,构成了电源网格。标准单元105》文置在电源网格中，4立于 电源线101和103之间。时钟电i 各109产生一个时钟信号，发送 到时钟树107的目标单元才各或节点111, 113, 115, 117。源自时 钟电if各109的时钟信号到达113， 111， 115, 117节点的传^T距 离应该相等。如果时钟信号到达113节点所用的时间比到达111， 115, 117节点所用的时间长或者短，就会产生时钟偏移。到达 每个结点的时间差异越大，时钟偏移就越大。
图2A是时钟树更详细的图解。ASIC设计中通常采用H-时钟 树200。时钟树200包括4个分支(或者节点)，201， 202, 203， 和204。时钟树200由一組金属线210和纟爰沖器211构成。时4中 信号clk在时钟树中传送，在节点202得到信号clk'，并在节点204 得到信号clk"。 图2B中症会出的时序图，描述了时钟信号clk, clk，和clk"。如 图所示，信号clk，和clk"上升沿的插入延时有显著差异，导致时钟 偏移。这样的差异需要在i殳计的时间少见划中予以处理。

发明内容
电i 各由多个设计单元构成。设计单元包括构成时钟网4各的网 才各单元，i殳计单元中具有位于第一和第二方向的线，和构成电^各 的电^各单元，位于时4中当中并与时4中相连。
网才各单元也可以用来构成电源网格，其中电源网格可能在每 个网格单元l的电源线和地线之间提供去耦电容。电源网格也可以 为时钟网格提供保护。每个网个单元可以进一步包括在同一金属 层的至少一个电源线和至少一个时4中线。这个至少一个电源线和 至少一个时钟线可能位于第一和第二方向之一。
网才各单元可以有4艮多类型。各种类型的网才各单元在各自不同 的方向4是供电源和时钟线，并4交正和互耳关不同方向的线。网才各单 元的一种可能包括位于第一方向的至少一个电源线和至少一个 时钟线。另 一种可能包括位于第二方向的至少一个电源线和至少 一个时钟线，以及^立于第一方向的至少另一个电源线。
第三种网格单元在第一和第二方向各包含至少一个电源线 和至少 一个时钟线。第三种网格单元也可能将位于不同方向的电 源线和时4中线分别互写关。
构成电^各的方法包4舌，i殳计一个由单独的网格单元构成的时 钟网格，以及设计一个由单独的标准单元构成的电路，位于时钟 网才各之中并与之互耳关。此方法也可以生成一个集成的电源和时钟 网格。此方法可能包4舌，利用ASIC工具为单独的网格单元布局，
其中网格单元包括电源和时钟元件，以及利用ASIC工具为单独的 标准单元布局。ASIC工具是一种丰欠件工具。
也可以构成一个i殳计系统。此i殳计系统包4舌至少 一个标准单 元， 一组网才各单位单元，为一组网格单位单元以及至少一个标准 单元布局的的布局4欠件，以及布线举欠件。布线寿欠件为一组网才各单 元之间，至少一个才示准单元和一《且网格单元之间，以及至少一个 标准单元和至少另一个标准单元之间4是供互联。
此设计系统也可能包4舌第 一方向单元，即在第 一方向4是供时 钟和电源线的单元，第二方向单元，即在第二方向提供时钟和电 源线的单元，以及互联单元，即在第一方向和第二方向分别纟是供 时钟和电源线并互耳关的单元。
电源和时钟网格的集成，在应用中降低了时钟偏移，很容易 通过ASIC工具实现，且在ASIC设计不增加额外的器件的前提下， 提供必要的去耦和保护。集成的时钟和电源网格，其制造所需的 金属层数较少，因此大大降低了ASIC设计的复杂度。
附图i兑明
上述及其他的对象，特征，以及本发明的优点，将出现在以 下对本发明优选的实施方案的更详细的描述中，如附图所示。在 不同的图中，相同的参数代表相同的部分。图没有必要量化，其 重点是描述发明的原理。
图1是时钟主干的示意图
图1A给出简化的基于行的单元版图
图2A是时钟树的示意图，图2B是反应时钟树偏移的时序图
图3A是时钟网格的示意图，图3B是反应时钟网格偏移的时
序图
图4是一个网格系统的实现，包括水平、垂直和转角网格单 位单元
图5是网桔^设计步骤的流程图 图6是水平网4各单位单元的平面图。 图7A是图6中PMOS水平网才各单位单元的剖面图 图7B是图6中NMOS水平网格单位单元的剖面图 图8是图6中水平网才各单4立单元的透#见图 图9是垂直网才各单位单元的平面图 图10是图9中垂直网4备单位单元的透3见图 图11是转角网才各单位单元的平面图 图12是图11中转角网格单位单元的透^L图
具体实施例方式
以下是对本专利优选的实施方案的描述
为了在H-时钟树中获得最小的偏移，如图2所示，节点 201-204必须平衡。由于201-204每个节点的负载不同，使这些 节点平衡比4交困难。
时钟主干和时钟初于的一个可选方案是时钟网格结构。网才各结 构的特征是互联线的正交阵列，通过大量位于网格上的间距规则 的匹配时钟緩沖器驱动。时钟网格构成一个低偏移时钟网络，此
网络不需要任何平衡负载。在版图中，网格必须覆盖ASIC设计中 所有被时钟控制的单元。ASIC时钟网格通常是定制设计的，且必 须并入i殳计的布局布线区域中。现在还没有商用的ASIC工具能够
自动生成时钟网格。通过将定制的时钟网格细分成单元尺寸，使 得这些单元与标准单元库一致，发明者相信对于ASIC,时钟网格 的自动化生成是可行的。考虑到自动时钟网格生成在目前的ASIC 工具中是不可行的，发明人相信，基于标准单元的时钟网才各单元 是有益处的，可与标准单元一起4艮容易i也在半途中布局，并无纟逢 地接入现有的ASIC设计流程，以产生高性能的时钟分配。
图3A给出了一个时钟网格300,包括一个传导网格301和緩 沖器211。与时钟树200不同，图3A中的时钟网格300不包含大 量节点，而只有一个公共节点，即导体网格301.因此， 一旦一个 时钟信号clk到达时钟网格300,由于只有一个公共节点，时钟网 格300不同的部分将几乎同时收到信号clk，和clk"。 到达时钟网 格的不同的时钟信号也会在几乎相同的时间上升和下降，如图3B 中的时序图所示。因此，采用时钟网格系统，可以得到最小的时 钟偏移。注意，构成传导网格的金属导体具有很低但是有限的阻 抗。根据时钟网格和负载电容的结构，在传导网格的不同部分会 存在一个小的基于RC的时钟偏移。
在一个ASIC系统中，在定制的集成电路中实J见这一时4中网格 系统时会出现问题。布局布线工具并不是为时钟网格而设计的， 因此不能把它们包含在ASIC设计当中。也就是说，布局布线工具 是用来为标准单元布局，并在所布局的标准单元之间进4亍互联: 的。
这里描述了一种具有最小时钟偏移的电源和时钟设计，且能
够与各种ASIC设计工具兼容。图4是包含网格单位单元的集成电 源和时钟网格。这个集成的时钟和电源网格400包括一组网才各单 位单元，作为集成电源和时钟网格400的构成模块。与ASIC设计 标准单元的形式相同，网格单4立单元可以一对一的布局，并可以 连在一起构成集成电源和时4中网格400。因jt匕，网格单4立单元可 以通过ASIC布局布线工具进4于布局布线，其方式与这些工具只于才示 准单元的应用相同。
如图4所示，才艮据本发明的一个实施方案，集成电源和时钟 网格400包4舌垂直区403, 7jc平区404,以及垂直区和7jc平区的 交3L 405。 jt匕夕卜，网才各区403, 404和405包4舌三种不同的网才各单 位单元。更明确地，垂直区403包4舌大量垂直网才各u单位单元 407,水平截面404包括一组水平网格单位单元409,交叉区405 包括一个转角网才各单位单元411。即，垂直网格单位单元407用 来构成网格400的垂直区403，水平网4各单位单元409用来构成 网格400的水平区404。转角网格单位单元411用来构成水区分 404禾口垂直区403之间的交叉区405,因jt匕在交叉区405， 4勾成tK 平和垂直网格单位单元409, 407之间的互耳关。
如图4所示，网才各400的水平区404通过在水平方向直线地 放置水平网格单位单元409来构成。相似地，网才各400的垂直区 407通过在垂直方向直线地j丈置垂直网格单4立单元407来构成。 转角网格单位单元411用于网格400的交叉区405，将用于垂直 区403的垂直网才各单位单元407和用于水平区404的水平网才各单 位单元409互联。这里， 一直使用"水平"和"垂直"以简化描述， 但可以包含任意两个方向，只要他们彼此之间是完全正交的。
下面将详细描述垂直网格单位407,水平网才各单位单元409
和转角网冲各单位单元411，如图6到12所示。图中给出了每种网 才各单位单元的简化图。
图5是ASIC设计的流程图，包括图4中的集成电源和时钟网 才各400。第一，步骤501包括利用布局工具将网才各单位单元组织 成所希望的网才各形式。图4给描述了一个网格单位单元的布局方 式。
构成一个集成电源和时钟网才各的下 一步骤是利用布局工具 布置标准单元，如步骤502所示。步骤501和502中所用的布局 工具可以是常用的ASIC布局工具，也可以是专为网格单^f立单元 407, 409, 411和标准单元的布局而i殳计的布局工具。才是供ASIC 器件构成所需的逻辑的标准单元，祐j文置在网眼处401。每个网 眼可能》文置多个标准单元。
最后，在单独的网才各单位单元之间，单独的标准单元和网才各 单位单元之间，以及不同的单独标准单元之间进行电连接(步骤 503 )。电连4妄通过布线工具实现，此工具可以是常用的ASIC專欠 件工具。
才艮据本发明的一个特点，当在ASIC中布局构成时钟和电源网 格时，时钟和电源网格电源可以通过临接自己互联。换言之，不 需要ASIC布线工具对时钟和电源网格单元之间进4亍布线。更详细 地讲，就是时钟和电源网格的结构，使得只要将时钟和电源网档_ 单元放置在ASIC版图的期望位置，相邻的单元就能通过邻接自己 进行电连4矣。时钟和电源在通过布局形成的网格，以及包含在时 钟和电源网4各结构之中的标准逻辑单元之间传输。
图6是水平网格单元409的平面图；图7A和7B是剖面图 (A-A'),图8是透视图。水平网格的元件构成了一个无功能的 晶体管，用作电容。图7A描述了PMOS实施方案，图7B描述了 NMOS实施方案。
根据图6到图8,在衬底形成一个第一传导率的MOSFET井 601,在第一井601中形成两个源/漏扩散区。在NMOS和PMOS 实施方案中，在井601中形成两个n+扩散区615或者井4妄口。井 接口 615确保井位于正确的电位。在图7B的NMOS实施方案中， 井接口 615作为无功能的n沟道晶体管的源/漏区。PMOS实施方 案包括一个附加的p+注入区603 ，作为无功能的p沟道晶体管的源 /》爲级。p+牙口n+:;主入区603禾口 615，分另寸延第一 (608a和608b ) 和第二 ( 609)水平电源线在水平方向扩散。
对于N M O S实施方案，栅氧604在源/漏扩散区615之间形成， 对于PMOS实施方案，栅氧604在源/漏扩散区603之间形成。栅 氧604^皮导体多晶硅材并牛覆盖，形成MOSFET门604a。在器件周 围形成一个浅沟道隔离617,用来提供电隔离。
第一水平电源线608a和608b，例如VDD电压线，通过4妄触 孑L 605连才妄至'j》源、/〉漏603。第二7jc平电〉源、线609，侈'J:fe口VSS电压纟戋， 通过才妄触孑L 607 4连才妄到才册604a。在PMOS实施方案中，第一水平 电压线608a和608b也通过接触孔619链接到井接口 615。需要指 出，可以z使用任意数量的4妾触孔。
第一水平时4中线611,例:^sclk, ^皮;故置在两个电源线608a 和609之间，第二7jc平时確中线610,例々adk， ^皮;故置在两个时4f 线608b和609之间。需指出，可以4吏用任意凄t量的VDD或者VSS 电源线。用两个VDD线链接器件的源和漏的时候会出现去耦现 象，产生类似电容的参数。 水平电源线608和609以及7jc平时钟线610和611都用第一 层金属M1制作。位于电源线之间的时钟线被直流信号三面环绕 隔离，来减少ASIC中时钟对附近信号的电干扰，并减少来自其他 ASIC信号对时钟的电干扰。
构建网格单位单元使其提供VDD-VSS去耦电容。下面将详细 讨论PMOS晶体管实施方案的去耦电容。n井601,井接口 615和 p+注入区603构成一个PMOS晶体管结构，如图7A所示。即P+注 入603是晶体管的源/漏区。栅和VSS相连，源/漏和n井和VDD相 连，p沟道晶体管保持导通状态，其中沟道材料充分翻转，在源 和漏之间形成导体。这里冲册604a构成一块电容器，源/漏603以 及所形成的p沟道构成另一块电容器，栅氧604构成两块电容间 的绝缘体。此外，电位为VDD的n井601间的结电容，以及电4立 为VSS的硅衬底600,大大增加了PMOS晶体管的牙册电容。在这个 结构中，每个网格单位单元中的PMOS晶体管在电源和之间提供 了有效的去耦电容。
去耦是ASIC设计中的重要因素。当足够多的开关出现在集成 电路中时，电^各的电压将不稳定。位于VDD和VSS之间的，通过 单独的网才各单位单元分布在ASIC中的电容，可以帮助保持VDD 稳定，并可以防止ASIC中发生灾难性的^I晉误。
在ASIC设计中，稳定电压的优选方法包括在时钟树的每个节 点增加 一 个去耦电容；在标准的实际设计中去耦电容被放置在时 钟驱动中。这种解决方案使得ASIC器件表面积很大。我们需要更 简洁的ASIC设计，而集成网格400中的电源网格恰好提供了必要 的去耦电容，且不需增加额外的器件。
图9给出了一个垂直网格单位单元407的一个详细平面图， 图10是它的剖面图。如图9和图10所示，垂直网4各单位单元407
包4舌两个第一垂直电源线801a和801b,比如VDD电压线，以及 一个第二垂直电源线802,比如VSS电压线，4立于两个第一垂直 电源线801a和801b之间。两个垂直时4中线804和806 (例如时4中 clk和sclk)分别位于第一垂直电源线801a和801b以及第二垂直电 源线802之间。更明确i也，时4中线clk 804 4立于第一垂直电源钱^ 801a和第二垂直电源线802之间。时4中线sclk 806^f立于第一垂直 电源线801b和第二垂直电源线802之间。垂直电源线和时钟线由 制造在比第一层金属M1更高一层的第二层金属M2构成。除了由 第二层金属M2构成的垂直电源线和时钟线之外，垂直网格单位 单元407还包括内部水平VDD和VSS电源线708和709,由第一 层金属M1构成。垂直网格单位单元407的垂直电源线和时4中线 与内部水平VDD和VSS电源线708和709垂直。第二层金属M2 构成的第一垂直电源线801a和801b，与内部7jc平VDD电源线 708a和708b分别通过通孔901电连^f妄。第二垂直电源线802通过 通孔903与水平内部VSS电源线709电连接。
在垂直网4各单位单元407中，内部水平电源线708和709以 及井结构703和701通常与水平网格单位单元409中的相应部分 结构相同，只是水平网才各单位单元中不含时钟线。垂直网才各单位 单元407中的内部水平电源线和时钟线，与水平网格单位单元 409中的水平电源线的高度相同，它们都由第一层金属M1制造。 标准单元也包含与第一层金属M1高度相同的逻辑。因此所有的 垂直网才各单位单元必须包含位于第 一层金属M1上的电压元件， 乂人而为放置在集成电源和时钟网格400上的不同的标准单元4是供 电压。
与图6-8中的水平网才各单^f立单元409的PMOS晶体管实施方 案相同，垂直网格单位单元407包括一个带有两个p+源/漏扩散 区703和两个n+扩散区715的n井701。应该指明，垂直网格单4立
单元407也可以包括NMOS晶体管结构。栅氧704层位于两个p十 源/漏703之间，并一皮导体多晶硅材料覆盖构成MOSFET栅704a。 内部水平VDD电源线708a和708b由第一层金属Ml制造，通过4妻 触孑L 705与p+^广"R区703才目连，也通过4妄触孑L 706与n+才广^区 715相连。内部水平VSS电源线709,也由第一层金属M1构成， 通过接触孔707与栅704a相连。
第一垂直电源线801a和801b由第二层金属M2制造，位于与 内部水平VDD电源线708a和708b垂直的方向，通过通孑L 901与 内部水平VDD电源线708a和708b电连孑妄。与内部水平VSS电源 线709垂直的第二垂直电源线802也由第二层金属M2制造，通 过通孔903与内部水平VSS电源线709电连接。垂直时钟线804 和806由第二层金属M2制造，位于第一垂直电源线801a和801b 以及第二垂直电源线802之间。
图11是一个转角网4各单位单元411的平面图，图12是转角 网才各单^立单元411的透一见图。專争角网格单位单元411包括〃f立于水 平和垂直方向的电源和时钟元件。所有的元件包4舌一个用第一层 金属M1制造的水平方向和一个由第二层金属M2制造的垂直方 向。两个p+源/漏803和两个n+井4妻口 815被扩散至n井805中。 栅氧807沉积在两个p+源/漏803之间，被导体多晶硅材料覆盖， 形成MOSFET冲册807a。应明确，转角网格单位单元411也可以包 4舌NMOS晶体管结构。
第一水平电源线905a和905b，例如VDD电压线，由第一层 金属M1制造，通过接触孔809与p+源/漏803相连，并通过金属 孑L 810与n+wel1 taps 815相连。第二7JC平电源线907, ，H口VSS 电压线，也由第一层金属M1制造，通过接触孑L 811与才册807a相 连。水平时钟线911和909，例如sclk和clk,由第一层金属M1 制造，分别位于电源线905和907之间。特别地，时钟线911,
sclk， 4立于时4中线905b禾口 907之间。时4中线909, clk，位于电源 线905a和907之间。
第一垂直电源线1001a和1001b,例如VDD电压线，由第二 层金属M2制造，通过通孑L 913与第一水平电源线905a和905b 相连。第二垂直电源线1003,例如VSS电压线，也由第二层金属 M2制造，通过通孔915与水平电源线907相连。垂直时钟线1005 ， clk,和1007, sclk分别通过通孑L 919和917与7jc平时4中线909， clk和911, sclk链接。
由于转角网才各单位单元411包含所有垂直和水平网格单位单 元407和409中的元素，因此转角网格单位单元能够连4妄垂直和 水平网才各单4立单元s。
以上给出的实施例都包括两个电源VDD线， 一个电源VSS线 和两个时钟线sclk和clk。需指明，也可采用包含不同tt量的电压 线和时4中线的其〗也结构。也可以实5见包含不同方向的结构。Ml 和M2的方向也可以？文变。
电压和时钟网格的集成不仅通过ASIC工具就可以很容易的 降寸氐应用中的时钟偏移，而且也能够在ASKH殳计中不添加其器4牛 的基础上，提供去耦和屏蔽。集成时钟和电源网格的另一个优点 是，使设计可以由更少的金属层制作，大大降低了ASIC设计的复杂度。
这里，根据优选的实施方案详细地展示和描述了本发明，但 才支术人员应该明白，可以对其进4亍各种形式上和细节上的变化， 而不背离附加的^l利要求书中所包>^舌的本发明的范围。
权利要求
1.由多个设计单元形成的电路，包括多个网格单元，网格单元一起形成具有位于第一和第二方向的线的时钟网格；以及在时钟内部形成的与时钟相连的电路的电路单元。
2. 根据权利要求1中的电路,
3. 根据权利要求2中的电路, 地线之间提供去耦电容。
4. 根据权利要求2中的电i 各，
5.
6. 根据权利要求5中的电路， 时钟线位于相同的金属层。其中网格单元也形成电源网才各。 其中在每个网才各单元中的电源和其中时钟网格被电源网格屏蔽。 其中至少一个电源线和至少一个根据权利要求1中的电路，其中每个网才各单元进一步包括位 于第一和第二方向中至少一个中的至少一个电源线和至少 一个时4中线。
7. 根据权利要求5中的电路, 的至少 一 个电源线禾口至少-至少另一个电源线。
8. 根据权利要求5中的电^各， 二方向的每一个中的至少-
9. 根据权利要求8中的电路， 源线和不同方向的时4中线。其中网格单元包括位于第二方向 个时4中线，以及^f立于第一方向的其中网才各单元包括位于第一和第 个电源线和至少 一个时4中线。其中网格单元连接不同方向的电
10. 根据权利要求l中的电路，其中网格单元的结构使得相邻的网格单元可以通过邻接;波此实现电连4妄。
11. 根据权利要求l中的电路，其中采用软件工具构成时钟网格 和电源网格
12. 根据权利要求11中的电路，其中软件工具是ASIC软件工具。
13. —种设计电路的方法，包括设计由单独的网格单元构成的时钟网格，其中线位于第 一和第二方向；i殳计单独标准单元的电路，其位于时4f网格中并与时4中 网格相连。
14. 根据权利要求13中的方法，进一步包括利用单独的网4各单 元i殳i十电源网格。
15. 4艮据4又利要求14中的方法，其中电源网4各和时钟网档4皮集 成。
16. 根据权利要求15中的方法，进一步包括利用寿欠件工具为单独的网才各单元布局；以及 利用件工具对单独的标准单元布局。
17. 根据权利要求16中的方法，其中软件工具是ASIC软件工具。
18. 根据权利要求13中的方法，进一步包括用电源网才各屏蔽 时4中网才各。
19. 才艮据权利要求14中的方法，进一步包4舌利用电源网招^是 供去耦电容。
20. 根据权利要求13中的方法，进一步包括在每一个单独的 网格单元中，在第一和第二方向的至少一个中，提供至少一 个电源线和至少一个时4中线。
21. 根据权利要求20中的方法，进一步包括在同一个金属层 中才是供至少 一个电源线和至少 一个时4中线。
22. 根据权利要求20中的方法，其中单独的网格单元包括位于 第二方向的至少一个电源线和至少一个时^中线，以及4立于第一方向的至少另一个时^N戋。
23. 根据权利要求20中的方法，其中单独的网格单元包括位 于第一和第二方向的至少一个中的至少一个电源线禾口至少 一个时4中线。
24. 根据权利要求23中的方法，进一步包括提供互联，其中网格单元使不同方向的电源线和不同方 向的时钟线相互连才妄。
25. 权利要求24中的方法，其中互联通过相邻网格单元的邻接 实现。
26. —种提供集成的电源和时钟网格的方法，该方法包括利用ASIC工具对单独的网格单元进行布局，其中网格单 元包纟舌电压和时4中元〗牛；以及利用此ASIC工具对单独的标准单元布局。
27. —种i殳计系统，包4舌至少一个纟示准单元； 多个网才各单位单元；布局软件，其中布局软件对多个网格单位单元和至少一 个才示准电源布局；以及布线软件，其中布线软件提供多个网格单位单元之间， 至少一个才示准单元和这《且网格单4立单元之间，以及至少一个 标准内单元和至少另 一个标准单元之间的互联。
28. —种i殳计系统，包4舌第一方向单元装置，用于在第一方向中提供时钟和电源线；第二方向单元装置，用于在第二方向中提供时钟和电源线；互联单元装置，用于在第一方向提供并互联时钟和电源 线，并在第二方向4是供时钟和电源线。
29. —种ASIC标准设计单元，包括至少一个电源线；以及至少一个时4中线，其中至少一个电源线和至少一个时4中 线卩波此平4亍，并且其中至少一个电源线和至少一个时4t线适 于与临近的已有i殳计单元的网才各线连才妄。
全文摘要
一种能够利用ASIC软件设计工具进行布局布线的集成电源和时钟网格。集成网格包括三种具有电源线和时钟线的网格单位单元。在不同的网格单位单元中，电源线和时钟线具有不同的方向。
文档编号H03K3/00GK101351886SQ200680049908
公开日2009年1月21日 申请日期2006年12月22日 优先权日2005年12月29日
发明者B·米勒, S·派克, S·科尔曼, T·麦 申请人:莫塞德技术股份有限公司