专利名称：初始电路、全桥切换电路以及半桥切换电路的制作方法
技术领域：
本发明是有关于 一 种初始电路，特别是有关于桥
式(bridge)切换电路的初始电路。
背景技术：
请参阅图1所示，为 一 传统全桥(full bridge) 切换电路l 0 0与一负载1 5 O的示意图。全桥切换 电路100包括开关110、 120、130、 14 0。负载l 5 O可包括风扇、电源转换器等。开关l 1 o与开关l 3 0为 P型金氧半导体(metal oxide semiconductor, MOS ) 晶体管，而开关l 2 O与幵关 1 4 O为N型金氧半导体晶体管，其中信号SA-SD分别 控制开关l 1 0、开关l 2 0、开关l 3 O以及开关 1 4 0是否导通。此外，开关l 1 0与开关1 2 O为 一互补式(complementary)开关组，而开关l 3 O与 开关l 4 0为另一互补式开关组。因此，开关l 1 0 与开关l 2 0不会同时导通，而开关l 3 O与开关l4 O亦不会同时导通。
当全桥切换电路1 0 0在操作状态(operation status )时，信号SA-SD可控制开关1 1 0与开关1 4 O同时导通或是开关l 3 0与开关1 2 O同时导通， 以对负载1 5 0提供不同的电源路径。此外，当全桥 切换电路l 0 O在初始状态(initial status)曰寸， 一电源供应端提供电压VDD至全桥切换电路1 0 0 ， 而信号SA-S。尚未开始动作，信号SA-S。皆为低逻辑位 准。因此，开关l 1 0以及开关1 3 0导通，而开关 1 2 0以及开关1 4 0不导通。然而，在PMOS晶体管 (开关1 1 0 、1 3 0 )导通的情况下，虽然NMOS晶 体管(开关l 2 0、1 4 0)不导通，其仍有漏电 (leakage)路径存在而造成系统耗电。
因此，需要 一 种初始电路，能在初始状态下控制 桥式切换电路内的全部开关皆不导通，并且在正常操 作状态下不会影响各开关的操作。
发明内容
本发明的目的在于，提供 一 种初始电路，其能在 初始状态下控制桥式切换电路内的全部开关皆不导 通，并且在正常操作状态下不会影响各开关的操作。
本发明提供 一 种初始电路，接收多数个输入信号，
且控制員有多数个开关的切换电路的初始状态。该
初始电路包括判断电路，根据该些输入f言号之一 ，
而产生致能信号;以及 一 控制电路，根据该致能信号与该些输入信号，产生多数个控制信号。其中，当
该切换电路在初始状态时，该控制电路依据该些控制信号使该些开关不导通，当该切换电路在操作状态时，该控制电路依据该些输入信号而决定该些开关是否导通
此外，本发明提供 一 种全桥切换电路，包括一
第一互补式开关组，具有 一 第 一 开关以及 一 第二开关；
第互补式开关组，具有 一 第三开关以及一第四开
关以及初始电路，用以根据 一 第一 、第
以及第四输入信号而产生 一 第 一 、第二 、第三以及第
四控制信号以分别控制该第 一 、第二、第三以及第四
开关。该初始电路包括一 判断电路，用以根据该第
、第、第二以及第四输入信号的至少一者而产生
致能信号以及一控制电路，用以根据该致能信号
以及该第、第、第三以及第四输入信号而产生该
第一、第、第二以及第四控制信号。其中，当该致
能信号为第逻辑位准时，该第一、第二、第三以
及第四开关不导通，以及当该致能信号为一第二逻辑
位准时，该第、第二 、第三以及第四控制信号根据
该匙输入信号分别控制该第一、第二、第三以及第四
幵关
再者，本发明提供一种半桥切换电路，包括:一
第开关第开关以及 一 初始电路，用以根据
第输入信号以及第一输入信号而产生一第控
制信号以及第控制信号，以分别控制该第开关
以及该第—开关该初始电路包括一判断电路，用
以根据该第—输入信号以及该第二输入信号的至少
者而产生致能信号以及一控制电路，用以根据该
致能信号、该第输入信号以及该第二输入信号而产
生该第控制信号以及该第二控制信号。其中，当该
致能信号为一第逻辑位准时，该第一开关以及该第
开关不导通，以及当该致能信号为逻辑位准
时该第—控制信号以及该第二控制信号根据该些输
入信号分别控制该第一开关以及该第-二开关t
为让本发明的上述和其它目的、特征、和优点、能
更明显易懂下文特举出较佳实施例，并配合附图，
作详细说明如下，其中:
图1是显示传统全桥切换电路；
图2是显示根据本发明 一 实施例所述的初始电路；
图3是显示图2中初始电路的信号波形图； 图4是显示根据本发明另 一 实施例所述的半桥切 换电路；
图5是显示图4中半桥切换电路的信号波形以及
图6是显示根据本发明又 一 实施例所述的全桥切 换电路的初始电路。
具体实施例方式
请参阅图2 ，为本发明较佳实施例的初始电路2
0 0 c初始电路2 0 0根据全桥切换电路1 0 0 (如
图1所不原来的控制信号SA-SD，而产生新的控制信
号SA1-1 ，分别用以控制开关1 1 0 、12 0、 13
0与140。其中，初始电路2 0 0包括 一 判断电路
2 1 0以及一控制电路2 2 0 。判断电路2 1 0包括
一逻辑单元2 1 1、 二开关2 1 2与2 1 3、 一电阻
2 1 4以及一电容2 1 5，其中开关2 1 2为NM0S曰 曰曰
体管，而开关2 1 3为PM0S晶体管。控制电路2 20
包括四个编码单元2 2 1-2 2 4，其中编码单元22
1与编码单元2 2 3具有相同的逻辑电路，而编码单
元2 22与编码单元2 2 4具有相同的逻辑电路。此
外，举例来说，输入信号SA-SD可以是脉宽调变(pulse width modulation)控制器所提供的脉冲信号。如图 2所显示，逻辑单元2 1 1为 一 或门(OR gate),可 根据输入信号SA-S。而产生信号S。接着，信号S,可 控制开关2 1 2以及开关2 1 3对电容2 1 5进行充 放电而产生致能信号SEA 。最后，控制电路2 2 0可根 据致能信号S^以及输入信号S「S。而产生新的控制信
号 S a 1 - S d 1 。
图3为图2中信号的波形图。在此实施例中，信 号Sa与信号Sb具有相同的波形，而信号Se与信号SD 具有相同的波形。在初始状态时(T 1期间)，信号S「SD 皆为低逻辑位准，则信号S,亦为低逻辑位准。因此， 开关2 1 3导通而开关2 1 2不导通。接着，电压VDD 经由开关2 1 3以及电阻2 1 4对电容2 1 5进行充 电，使得致能信号SeA会慢慢增加电压至高逻辑位准。 对编码单元2 2 2以及编码单元2 2 4而言，当致能 信号SeA为高逻辑位准时，无论信号Sb以及信号S。为 高或低逻辑位准，信号Sb,以及信号S。，皆为低逻辑位 准，因此图l中的开关l 2 0以及开关1 4 0皆不会 导通。相似地，对编码单元2 2 1以及编码单元2 2 3而言，当致能信号SEA为高逻辑位准时，无论信号SA 以及信号Se为高或低逻辑位准，信号S^以及信号SC1
皆为高逻辑位准，因此图1中的开关110以及开关
1 30皆不会导通。由此可知，当全桥切换电路1 0
0在初始状态时，开关1 1 0 、12 0、130、 1 4 0皆不导通，所以整个系统没有漏电路径存在。
此外，在时间t 1时全桥切换电路1 0 0进入操作 状态(T 2期间)，首先信号SA与信号SB为高逻辑位准 而信号Se与信号S。为低逻辑位准，则信号Si为高逻辑 位准。因此，开关2 1 2导通而开关2 1 3不导通。 接着，电容2 1 5经由开关2 1 2放电至接地端VSS ， 使得致能信号S"的电压会降低至低逻辑位准。对编码 单元2 2 1 - 2 2 4而言，当致能信号SEA为低逻辑位 准时，信号SA1-S^是根据信号SA- S。所决定。所以， 信号SA,、信号SBI、信号S"以及信号S^分别与信号 SA、信号SB、信号Sc以及信号S。相同。接着，在时间 t 2时，信号SA- S。皆为低逻辑位准，使得信号S ,变为 低逻辑位准。在时间t 3时，信号SA与信号SB为低逻 辑位准而信号SC与信号SD为高逻辑位准，则信号S , 又变为高逻辑位准。值得注意的是，在操作状态下， 信号S ,会出现低逻辑位准的情况(例如T 3期间)， 而电压VDD会经由开关2 1 3以及电阻2 1 4对电容
2 1 5进行充电。因此，为了致能信号S"在短时间的 充电下不会变成高逻辑位准，可适当地调整电阻2 1
4以及电容2 1 5 ，使得电容2 1 5的充电时间远大 于放电时间，即在操作状态下致能信号SEA不会为高逻 辑位准。最后，当信号SA_ SD长时间无信号输入时(T 4期间)，电容2 1 5会持续进行充电，因此致能信号
会再变为高逻辑位准以控制开关1 1 0 、 1 2 0 、 1 3 0 、 1 4 0不导通。须注意者，虽然在本实施例 中，信号SA与信号SB具有相同的波形，而信号Se与信 号S。具有相同的波形，但并不限定于此，在其它较佳 实施例中，信号SA与信号SB可为不相同的波形，信号 Sc与信号S。亦可为不相同的波形。
请参阅图4 ，为本发明另 一 较佳实施例所述的半 桥(half bridge)切换电路4 0 0 。其中，半桥切换 电路4 0 0包括一初始电路4 3 0、 二开关4 4 0与 4 5 0以及一负载4 6 0。其中，初始电路4 3 0包 括 一 判断电路4 1 0以及 一 控制电路4 2 0 。判断电 路4 1 0包括一逻辑单元4 1 1、 二开关4 1 2与4 1 3、 一电阻4 1 4以及一电容4 1 5。在此实施例 中，逻辑单元4 1 1为缓冲器(buffer),用以根据信 号SA而产生信号S,。此外，致能信号SEA是由储存在电 容4 1 5的信号S2经过反向器4 1 6所产生。因此， 在初始状态时，致能信号S"为低逻辑位准，信号S" 为高逻辑位准信号而信号SB2为低逻辑位准信号，使二开关4 4 0与4 5 O皆为不导通。在操作状态时，致
能信号S"为高逻辑位准，使信号SA2、 Sb2是根据信号
Sa、Sb所决定。图5显示图4中信号的波形图。在此实施例中， 信号S ,是根据其中 一 输入控制信号(信号SA)所产生。 由此可知，信号S,可根据任 一 输入控制信号或其组合 而产生。此外，可省略逻辑单元4 1 1而将信号SA直 接耦接于开关4 1 2 、 4 1 3 。再者，编码单元可根 据致能信号S"在初始状态以及操作状态的逻辑位准， 而使用相对应的逻辑电路。在另 一 实施例中，反向器
4 1 6可包括史密特角虫发(Schmitt trigger)电路， 以避免电容在充放电时对致能信号SEA造成阻尼(damping) 现象。另外，图6是显示根据本发明又一较佳实施例所 述的初始电路6 0 0 ，可用来驱动图1中的开关1 1 0-1 4 0 。本实施例的初始电路6 0 0包括 一 判断电 路6 1 0 、 一控制电路6 2 0以及 一 逻辑电路6 3 0 。 其中，判断电路6 1 0具有 一 或门6 1 6 、 一电阻6 1 4以及一电容6 1 5。逻辑电路6 3 0为互斥或门 (XOR gate),可根据信号Sa以及信号SC而产生信号
5 ,。在本实施例中，当初始状态时，信号SA与S。皆为 低逻辑位准，则信号S ,与SEA亦为低逻辑位准。因此，
信号Su及信号Su为高逻辑位准，而信号Sb3以及信号 SD3皆为低逻辑位准，因此图1中的开关110 、 1 2
0、130及140皆不会导通。此外，本实施伊J的
判断电路610是使用或门 (OR gate) 6 1 6来控制
电容615的充放电在另 一 实施例中，逻辑电路6
30为或门，而电容61 5为或门6 1 6内部的寄生
电容再者，判断电路6 1 0亦可包含逻辑电路63
0在内
综上所述，本发明所提供的初始电路可适用于任
何种类的桥式切换电路，例如全桥以及半桥切换电路。
中，判断电路以及控制电路可根据应用上的需求以
及桥式切换电路的种类而具有不同的设计电路-
本发明虽以较佳实施例揭露如上，然其并非用以
限定本发明的范围，任何熟习此项技术者，在不脱离
本发明的精神和范围内，当可做些许的更动与润饰，
因此本发明的保护范围当视后附的申请专利范围所界
定的为准
权利要求
1.一种初始电路，接收多数个输入信号，且控制一具有多数个开关的切换电路的初始状态，其特征在于，该初始电路包括一判断电路，根据该些输入信号之一，而产生一致能信号；以及一控制电路，根据该致能信号与该些输入信号，产生多数个控制信号，其中，当该切换电路在初始状态时，该控制电路依据该些控制信号使该些开关不导通，当该切换电路在操作状态时，该控制电路依据该些输入信号而决定该些开关是否导通。
2 .如权利要求1所述的初始电路，其特征在于， 其中该判断电路包括一第一逻辑单元，用以根据该些输入信号而产生 一第 一 信号；一第一开关，耦接于一电源供应端以及一第一电阻之间，具有 一 第 一 控制端以接收该第 一 信号；一第一电容，耦接于该第一电阻以及一接地电压 之间，用以产生该致能信号；以及一第二开关，耦接于该第 一 电阻以及该接地电压 之间，具有 一 第二控制端以接收该第 一 信号。
3 .如权利要求2所述的初始电路，其特征在于，其中该第 一 逻辑单元为或门。
4 .如权利要求1所述的初始电路，其特征在于，其中该判断电路包括一第二逻辑单元，用以根据该些输入信号而产生一第二信号；一或逻辑门，具有一第一输入端、 一第二输入端 以及 一 输出端，该第 一 输入端用以接收该第二信号， 以及该输出端耦接至该第二输入端以产生该致能信号；一第二电容，耦接于该第二输入端以及一接地电 压之间；以及一第二电阻，耦接于该第二输入端以及该接地电 压之间。
5 .如权利要求4所述的初始电路，其特征在于， 其中该第二逻辑单元具有一或门以及一互斥或门的一 种。
6 .如权利要求1所述的初始电路，其特征在于，其中该些输入信号包括 一 第 一 脉冲信号与 一 第二脉冲 信号，以及该些开关包括一第一开关与一第二开关， 其中该第一开关与该第二开关不会同时导通。
7 .如权利要求6所述的初始电路，其特征在于， 其中该控制电路包括 一 第 一 编码单元以及 一 第二编码 单元，分别耦接至该第 一 开关以及该第二开关。
8 .如权利要求7所述的初始电路，其特征在于， 其中当该切换电路在初始状态时，该第 一 编码单元以 及该第二编码单元根据该致能信号分别控制该第 一 开 关以及该第二开关不导通。
9 .如权利要求7所述的初始电路，其特征在于， 其中当该切换电路在操作状态时，该第 一 编码单元根 据该第 一 输入信号控制该第 一 开关，以及该第二编码 单元根据该第二输入信号控制该第二开关。
10 .如权利要求6所述的初始电路，其特征在 于，其中该第一开关为P型金氧半导体晶体管，以及 该第二开关为N型金氧半导体晶体管。
11 .如权利要求1所述的初始电路，其特征在 于，其中当该切换电路在初始状态时，该致能信号为 一高逻辑位准的信号。
12 . —种全桥切换电路，其特征在于，包括一第一互补式开关组，具有一第一开关以及一第 二开关； 一第二互补式开关组，具有一第三开关以及一第四开关以及初始电路，用以根据 一 第 一 、第二 、第三以及第四输入信号而产生一第一、第二、第三以及第四控制信号以分别控制该第 一 、第二 、第三以及第四开关，包括一判断电路，用以根据该第一、第二、第三以及第四输入信号的至少 一 种而产生 一 致能信号；以及控制电路，用以根据该致能信号以及该第一 、第、第三以及第四输入信号而产生该第一、第二、第二以及第四控制信号，其中，当该致能信号为 一 第 一 逻辑位准时，该第三以及第四开关不导通，以及当该致能信号为第二逻辑位准时，该第一、第二、第三以及第四控制信号根据该些输入信号分别控制该第 一 、第、第二以及第四开关。
13.如权利要求1 2所述的全桥切换电路，其特征在于，其中该第一开关以及该第二开关不会同时导通，而该第三开关以及该第四开关不会同时导通。
全文摘要
一种初始电路，接收多数个输入信号，且控制一具有多数个开关的切换电路的初始状态。该初始电路包括一判断电路，根据该些输入信号之一，而产生一致能信号；以及一控制电路，根据该致能信号与该些输入信号，产生多数个控制信号。其中，当该切换电路在初始状态时，该控制电路依据该些控制信号使该些开关不导通，当该切换电路在操作状态时，该控制电路依据该些输入信号而决定该些开关是否导通。
文档编号H03K19/00GK101340188SQ200710122719
公开日2009年1月7日 申请日期2007年7月2日 优先权日2007年7月2日
发明者李智顺, 陈力辅, 陈嘉兴 申请人:硕颉科技股份有限公司