A/d转换器的制作方法

专利名称：A/d转换器的制作方法
技术领域：
本发明涉及A/D转换器，尤其涉及抑制由电源电压、温度、 或半导体元件的特性等的各种变动引起的A/D转换特性的恶化并 减少A/D转换器的面积的技术。
背景技术：
现有的A/D转换器的结构如图7所示。图7所示的A/D转换 器是全闪速型(full-flash ) A/D转换器，由参考电压生成电路601 、 差动放大电路阵列602、电压比较电路阵列603以及编码电路605构成。上述参考电压生成电路601由m + 1个电阻Rl ~Rm+l对施 加在高压侧端子601H上的高压侧基准电压和施加在低压侧端子 601L上的低压侧基准电压之间的电压进行分压，生成m+ 1个参 考电压VRl~VRm+l。上述所生成的参考电压VRl VRm+l 被输入到差动放大电路阵列602。该差动;故大电^各阵列602有m + 1个差动放大电路Al ~ Am+ 1,这些差动放大电路分别同时将 从模拟信号电压输入端子604输入的模拟信号电压AIN和其对应 的参考电压VR1 ~ VRm+ 1之间的电压差进行方丈大，输出互补的 电压即正极输出电压和负极输出电压。电压比较电3各阵列603有 m+l个电压比4交电3各Crl ~ Crm+ 1,这些电压比4交电3各Crl ~ Crm+ 1分别同时比较来自相对应的前级差动放大电路的正极输 出电压和负极输出电压的大小。编码电路605转换从上述电压比 较电路阵列603输出的m+ 1组的比较结果，从数字数据输出端 子606输出具有预定的分辨率(predetermined resolution )的一个 数字数据信号DOUT。上述那样的具有并联结构的现有A/D转换器与积分式、串并 行式、流水线式等各种A/D转换器相比较，具有可进行高速的 A/D转换这样的优点，另一方面也存在分辨率越大则差动力文大电 路和电压比较电路的个数也越多从而导致功耗和占有面积增大这样的缺点。作为实现了对上述缺点的改善的A/D转换器，例如在专利文 件1中公开了一种用电阻等对差动放大电路的输出进行分压而进 行插补的技术。该技术在相互邻接的二个差动放大电路的输出电 压间进行插补，用该插补电压在电压比较电路中进行电压比较， 因此与未进行插补的情况相比较，能够将差动放大电路的个数减 少成该差动放大电路的原来个数/插补位的数量，从而能减小功耗 和占有面积。另外，作为进一步实现了功耗降低的A/D转换器，例如在专 利文献2中公开了 一种使用动态型电压比较电路作为电压比较电 路的A/D转换器。在该技术中，取代在普通的A/D转换器中使 用的高速工作和响应性能优良的恒流型电压比较电路而使用不需 要恒定电流的动态型电压比较电路，因此能大幅度地降低功耗。另一方面，近年来随着半导体器件的精密化的发展，电源电 压被设定得较低。由此，电压比较电路的输入动态范围变窄，差 动放大电路的输出动态范围受到限制，因电源电压变动、温度变 动或晶体管特性变动等使得差动放大电路的输出动态范围发生变 化，变得与电压比较电路的输入动态范围不一致，从而使A/D转 换器的精度发生恶化。作为实现了针对上述问题的改善的A/D转换器，例如在专利 文献3中公开了 一种将差动放大电路的输出动态范围调整到电压 比较电路的输入动态范围的A/D转换器。在该专利文献3中公开 的A/D转换器的结构如图8所示。图8所示的A/D转换器为全闪 速型A/D转换器，由参考电压生成电路701、差动放大电路阵列 702、电压比较电路阵列703、编码电路705、以及调整电路707构成。
上述参考电压生成电路701利用m + 1个电阻R1 ~Rm + 1对 施加在高压侧端子701H上的高压侧基准电压和施加在低压侧端 子701L上的低压侧基准电压之间的电压进行分压，生成m+ 1个 参考电压VR1 ~ VRm+ 1。上述所生成的参考电压VR1 ~ VRm + 1被输入差动放大电路阵列702。该差动;改大电^各阵列702具有m + 1个差动放大电路Al ~ Am+ 1,这些差动放大电路Al ~ Am + 1分别同时地将从模拟信号电压输入端子704输入的模拟信号电 压AIN与相对应的参考电压VR1 ~ VRm+ 1中的一个参考电压的 差电压进行放大，输出作为互补电压的正极输出电压和负极输出电 压。电压比较电路阵列703具有m+ 1个电压比较电路Crl ~ Crm + 1， 这些电压比较电路Crl ~ Crm+1分别同时地对来自相对应的前级差动 放大电路的正极输出电压和负极输出电压的大小进行比较。编码电路 705对从上述电压比较电路阵列703输出的m+ 1组的比较结果进行 变换，从数字数据输出端子706输出具有预定的分辨率的一个数字数 据信号DOUT。至此为止，与先前叙述的A/D转换器相同。
在专利文件3中公开的作为特征技术的上述调整电路707包括差 动放大电路复制部(replica) 708、电压比较电路复制部709、基准电 压输出电路710、运算放大电路711、平均电压生成电路712、以及低 通滤波器717。上述差动放大电路复制部708是与构成上述差动放大 电路阵列702的差动放大电路Al ~Am+ 1相同的结构，其两个输入 电压为相同的电压Vo，输出差动;改大电鴻^^共才莫式电压713。上述电 压比较电路复制部709是与构成上述电压比较电路阵列703的电压比 4交电路Crl ~Crm+ 1相同的结构，其输入电压是上述差动》文大电路公 共模式电压713，上述电压比较电路复制部709的正极输出电压和负
电阻a712a和平均电压生成电阻b712b， 乂人而得到作为它们的平均电 压的电压比较电路公共模式电压714。上述基准电压输出电路710输 出包含差动放大电路Al ~ Am+ 1和差动放大电路复制部708的输出动态范围成为电压比较电路Crl ~Crm+ 1和电压比较电路复制部709 的输入动态范围时的电压比较电路公共模式电压714的预定范围的基
输出的上述电压比较电路公共模式电压714和从上述基准电压输出电 路710输出的上述基准电压715，并输出反馈控制电压716，以使上 述电压比较电路公共模式电压714和上述基准电压715相一致。上述 反馈控制电压716与低通滤波器717连接。上述低通滤波器717由滤 波电阻717R和滤波电容717C构成，来除去上述反々贵控制电压716 的高频成分，取得经过低通滤波后的反馈控制电压718。上述经过低 通滤波后的反馈控制电压718反馈到上述差动;改大电^各复制部708和 上述差动放大电路Al ~ Am+ 1。
上述基准电压输出电路710由基准电压产生电路719、解码器 720、以及选择电路721构成。上述基准电压产生电路719包括用标 号Vrefl ~ Vrefn表示的一个以上的电压生成电路722，各个上述电压 生成电路722生成能变为上述基准电压715的、各自不同的电压，所 生成的各个电压分别与上述选择电路721的各抽头连接。上述解码器 720接收以标号CS表示的来自外部的控制信号723,并根据上述控制 信号723输出控制上述选择电路721的选择信号724。由此，可以通 过上述控制信号723来调整上述基准电压715。
另一方面，作为一例，上述电压比较电路Crl ~Crm+ 1由图3所 示的电路构成。本电路的详细工作情况将在后面i兌明。本电路是以高 速工作和低功耗为特征的动态型电压比较电路。与此不同，在专利文 献3中公开的上述电压生成电路722,作为一例由图9所示的电路构 成。其结构与上述电压比较电路Crl ~Crm+ 1的结构大致相同，上述 电压比较电路Cd ~Crm+ 1与上述电压生成电路722的不同点如下 上述电压比较电路Crl ~ Crm+1的由NMOS晶体管构成的输入晶体 管部301，在上述电压生成电^各722中置换为由两个电阻R0a、 R0b 构成的电阻部801;上述电压比较电路Crl ~ Crm + 1的正反馈部302, 在上述电压生成电路722中置换为二极管连接部802;上述电压比较电路Crl Crm+l的复位部303置换为开关部803;以及构成上述电 压比较电路Crl ~ Crm + 1的复位部303的晶体管的冲册极端子与时钟端 子CLK连接，但在上述电压生成电路722中，构成开关部803的晶 体管的栅极端子在A/D转换器工作时，始终连接有变为高电平 ("High")的信号。另外，PMOS晶体管m3a的栅极端子上连接有 基准电压取出端子VREF。
另一方面，上述电压生成电i 各722的两个电阻R0a、 R0b的一端 分别与构成二极管连接部的NMOS晶体管mla的源极端子和NMOS 晶体管mlb的源极端子连接，上述电压生成电路722的两个电阻R0a、 R0b的另一端分别与接地电压VSS连接。通过使构成上述基准电压产 生电路719的各上述电压生成电路722的上述两个电阻R0a、 R0b在 各上述电压生成电路722之间取为不同的值，能够使各上述电压生成 电路722生成的电压成为各不相同的值。
通过以上结构，即使存在电源电压变动、温度变动或晶体管特性 变动等，也能使上述差动放大电路的输出动态范围在上述电压比较电 路的输入动态范围内精确一致，从而对各种变动因素都能防止A/D转 换器的精度恶化。另外，接收来自外部的上述控制信号723,调节上 述基准电压715,能进一步扩大工作容限。
专利文献1:日本特开平4 - 43718号公报
专利文献2:日本特开2003 - 158456号7>报
专利文献3:日本特开2006 - 87064号公才艮

发明内容
但是，为了扩大现有的上述基准电压715的调整范围，需要使构
电阻R0a、 R0b在各上述电压生成电路722之间为不同的值。
并且，为了抑制半导体制造时的标准离差，要求上述各个电压生 成电路722的布局形状相同。为了应对这样的要求，需要在上述各个 电压生成电路722中将上述两个电阻R0a、 R0b分成单位电阻，并且在其他的上述电压生成电路722中也设置与电阻值最大的上述电压生 成电路722所占的单位电阻的数量相同的单位电阻，其结果是存在如 下问题，即，在上述各个电压生成电路722中为了构成两个电阻R0a、 R0 b的电阻值而实际所需的单位电阻以外的电位电阻，被作为虚设电 阻而被无用地配置，为此，基准电压产生电路719所占的面积增大。
本发明着眼于上述问题，其目的在于在A/D转换器中，在具有 作为用于调整差动放大电路的输出动态范围的、用于产生基准电压的 多个电压生成电路情况下，研究该电压生成电路的结构，减少基准电 压产生电^^所占的面积。
为了实现上述目的，本发明中，在基准电压产生用的多个电压生
值，由此仅用较小电阻值的电阻就能分別构成各电压生成电路的电 阻。由此，具有使差动放大电路的输出动态范围在电压比较电路的输 入动态范围内精确 一致的功能，并能够大幅度减少基准电压输出电路 的占有面积。
具体来说，本发明的A/D转换器，其特征在于，包括参考电压 生成电路，用于生成多个参考电压；具有多个差动放大电路的差动放
上述多个参考电压相对应而设置，分别被输入相对应的参考电压和共 同的输入信号电压，对上述相对应的参考电压和上述共同的输入信号 电压的电压差进行放大，输出作为互补电压的正极输出电压和负极输 出电压；具有多个电压比较电路的电压比较电路阵列，上述多个电压 比较电路与上述多个差动放大电^各相对应而i殳置，分别输出与来自相 对应的差动放大电路的正极输出电压和负极输出电压的大小关系相 对应的数字信号；编码电路，对从上述多个电压比较电路输出的多个 数字信号进行编码，作为与上述共同的输入信号电压相对应的数字输 出信号而输出；以及调整电路，将上述多个差动放大电路的正极输出 电压和负极输出电压调整到上述多个电压比较电路的输入值域的范围内，上述调整电路包括基准电压输出电路，上述基准电压输出电路 内置有多个分别产生一个基准电压的电压生成电路，并选择上述多个
基准电压中的任意一个进行输出，上述多个电压生成电路分别具有用 于产生基准电压的电阻，上述多个电压生成电路中的至少两个电压生
成电^各的电阻为串联连接。
本发明，在上述A/D转换器中，其特征在于在上述电阻相互串 联连接的两个以上的电压生成电路中，位于上述串联连接的多个电阻 的端部的 一个电阻连接在预定电位上。
本发明，在上述A/D转换器中，其特征在于上述多个电压比较 电路的每一个，包括输入晶体管部，用于接收相对应的差动》文大电^各 的正极输出电压和负极输出电压；和正反馈部，连接在上述输入晶体 管部上，用于构成交叉反相锁存器，上述多个电压生成电路的每一个 包括与上述多个差动放大电路的正反馈部为相同结构的二极管连接 部，上述电阻为两个，每一个的一端连接在上述二极管连接部上，另 一端连接在另一个电压生成电路的电阻的一端上。
本发明，在上述A/D转换器中，其特征在于上述调整电路包括 差动放大电路复制部，以与上述差动放大电路相同的电路和形状构 成，接收与供给到上述差动放大电路的输出电压调整用的反馈控制电 压为相同值的反馈控制电压，输出差动放大电路公共模式电压；电压 比较电路复制部，以与上述电压比较电路相同的电路和形状构成，接 收从上述差动放大电路复制部输出的上述差动放大电路公共模式电 压，输出与上述差动放大电压公共模式电压对应的电压比较电路公共 模式电压；以及运算放大电路，产生上述反馈控制电压，并将上述反 馈控制电压反馈到上述差动放大电路复制部和上述多个差动放大电 路，以使从上述电压比较电路复制部输出的上述电压比较电路公共模 式电压与上述基准电压输出电路选择输出的一个基准电压相一致。
本发明，在上述A/D转换器中，其特征在于上述多个电压比较 电路的每一个包括输入晶体管部，用于接收相对应的差动放大电路的 正极输出电压和负极输出电压；和正反馈部，连接在上述输入晶体管部上，用于构成交叉反相锁存器，上述多个电压生成电路的每一个包 括两个二极管连接部，其结构与构成上述各差动放大电路的正反馈部
的相互对称的两个半电路中的一个半电路相同；上述电阻是两个，上 述两个电阻的一端连接在上述两个二极管连接部上，上述两个电阻中 一个电阻的另一端连接在另一个电阻的一端上。
本发明，在上述A/D转换器中，其特征在于上述基准电压输出 电路包括解码器，上述解码器从外部接收控制信号，根据该控制信号 生成选择上述多个电压生成电路中任意一个的选择信号，上述多个电 压生成电路的每一个具有在接收到来自上述解码器的选择信号时进 行工作，在没有接收到上述选择信号时停止的功能。
本发明，在上述A/D转换器中，其特征在于，上述调整电路还包 括平均电压生成电路，配置在上述电压比较电路复制部和上述运算放 大电路之间，被输入从上述电压比较电路复制部输出的正极输出电压 和负极输出电压，将上述正极输出电压和负极输出电压的平均电压作 为上述电压比较电路公共模式电压而输出，上述运算放大电路产生反 馈控制电压，以使从上述平均电压生成电路输出的电压比较电路公共 模式电压与上述基准电压输出电路选择输出的一个基准电压相一致。
本发明，在上述A/D转换器中，其特征在于，上述调整电路还包 括低通滤波器，上述低通滤波器配置在上述运算放大电路的输出侧， 用于除去从上述运算放大电路输出的反馈控制信号的高频成分。
本发明，在上述A/D转换器中，其特征在于，上述多个电压生成 电路所具有的电阻的每一个为具有正温度依存特性的电阻、负温度依 存特性的电阻、或者是具有正温度依存特性的电阻和负温度依存特性 的电阻的组合电阻。
由此，本发明中，在用于调整差动放大电路的输出动态范围、具 有基准电压产生用的多个电压生成电路的A/D转换器中，各电压生成 电路具有的电阻之间串联连接，并使各电压生成电^各的电阻值互不相 同，因此能够以电阻值小的电阻构成各电压生成电路的电阻。因此， 能够减少基准电压产生电路的占有面积，并且即使存在电源电压变动、温度变动或晶体管特性变动，也能使差动放大电路的输出动态范
围在电压比较电路的输入动态范围内精确 一致，能够减少A/D转换器 的占有面积，并提高该A/D转换器的转换精度。尤其是，当电压生成 电路中电阻所占的面积比例较大、例如为50%以上时，通过本发明， 将能够调整的基准电压的数量(即，电压生成电路的个数)取为n种， 能够将电阻面积减小成原来的1/n，因此基准电压产生电路的占有面 积的减少效果非常明显。
尤其是，在本发明中，基准电压产生电路具有的多个电压生成电 路的每一个不是差动放大电路的正反馈部的全部电路，而是仅具有与
该半个电路结构相同的二极管连接部，因此能进一步将电压生成电路 的面积缩小一半，能进一步减少A/D转换器的面积。
另外，在本发明中，基准电压产生电路具有的多个电压生成电路 分别在自身没有被选择的情况下，停止工作，从而有效地减少了A/D 转换器的消耗电流。
进而，在本发明中，通过电压比较电路复制部的正极输出电压和 负极输出电压的平均值来得到电压比较电路公共模式电压，从而能抑 制制造离差，降低A/D转换器的特性离差。
除此之外，在本发明中，能够利用将配置在调整电路内的运算放 大电路的输出侧的低通滤波器，除去反馈控制电压的高频成分，从而 抑制噪声引起的A/D转换器的特性劣化。
另外，在本发明中，能够使电压比较电路的温度特性接近电压生 成电路的温度特性，从而能够抑制由A/D转换器的温度变动引起的恶 化。
如上所述，按照本发明的A/D转换器，在用于调整差动放大电路 的输出动态范围、具有基准电压产生用的多个电压生成电路的A/D转 换器中，能够以电阻值小的电阻构成各电压生成电路的电阻，因此能 够减少基准电压产生电路的占有面积，并使差动放大电路的输出动态 范围在电压比较电路的输入动态范围内精度 一 致，能使A /D转换器的 占有面积减少，并能提高该A/D转换器的转换精度。尤其是，按照本发明，将基准电压产生电路所具有的多个电压生 成电路构成为仅具有与差动放大电路的正反馈部的半个电路为相同 结构的二极管连接部，因此能进一步地将电压生成电路的面积减半，
从而进 一 步实现了使A/D转换器的面积减少的效果。


图1是表示本发明实施方式的A/D转换器的整体结构的图。
图2是表示该A/D转换器中具有的差动放大电路的内部结构的一
例的图。
图3是表示该A/D转换器中具有的电压比较电路的内部结构的一
例的图。
图4是表示该A /D转换器中具有的电压生成电路的内部结构的一
例的图。
图5是表示多个电压生成电路之间连接的情形的图，其中图5的 (a)表示第一连接关系，图5的(b)表示第二连接关系，图5的(3)
表示第三连接关系。
图6是表示本发明第二实施方式的A/D转换器中具有的电压生成
电If各的内部结构的 一 例的图。
图7是表示第一现有技术的A/D转换器的整体结构的图。 图8是表示第二现有技术的A/D转换器的整体结构的图。 图9是表示第二现有技术的A/D转换器中具有的电压生成电路的
内部结构的图。
标号说明
101 参考电压生成电路
102 差动放大电路阵列
103 电压比较电路阵列
104 模拟信号电压输入端子
105 编；马电^各106数字数据输出端子
107调整电路
108差动力文大电路复制部
109电压比一交电^各复制部
110基准电压输出电路
111运算放大电路
112平均电压生成电^各
112a、112b 平均电压生成电阻
113差动放大电路公共模式电压
114电压比较电路公共模式电压
115基准电压
116反馈控制电压
117低通滤波器
117R滤波器电阻
117C滤波器电容
118经过低通滤波后的反馈控制电压
119基准电压产生电路
120解码器
122电压生成电路
123控制信号
124选择信号
301输入晶体管部
302正反馈部
303复位部
401电阻部
402二极管连接部
403开关部
501a、501b 电阻部
502 a、502b 二极管连接部503 a、 504b 开关部
具体实施例方式
下面，使用

本发明的A/D转换器的实施方式。 (实施方式一)
图1是基于本发明的A/D转换器的实施方式的一例。图1中所示 的A/D转换器是全快速型A/D转换器，包括参考电压生成电路101、 差动放大电路阵列102、电压比较电路阵列103、编码电路105以及 调整电路107。
上述参考电压生成电路101由m + 1个电阻Rl Rm + 1对施加 在高压侧端子101H上的高压侧基准电压和施加在低压侧端子101L 上的低压侧基准电压之间的电压进行分压，生成m+l个参考电压 VR1 ~ VRm + 1。上述所生成的参考电压VR1 ~ VRm + 1被输入差动 放大电路阵列102。该差动放大电路阵列102具有m+1个差动放大 电路Al ~ Am + 1，这些差动放大电路Al ~ Am+ 1分别具有两个输入 端子， 一个输入端子被输入了从模拟信号电压输入端子104输入的模 拟信号电压AIN,另一个输入端子被输入了与各差动放大电路对应的 参考电压VR1 ~ VRm+ 1中的一个参考电压，对这些输入电压的电压 差进行放大，输出作为互补电压的正极输出电压和负极输出电压。电 压比较电路阵列103具有与施加在时钟端子CLK上的时钟信号同步 地进行工作的m+ 1个电压比较电路Crl ~Crm+ 1,这些电压比4交电 路Crl ~ Crm+1分别同时地对来自相对应的前级差动放大电路的正极 输出电压和负极输出电压的大小进行比较。编码电路105将从上述电 压比较电路阵列103输出的m+ 1组的比较结果进行变换，从数字数 据输出端子106输出具有预定分辨率的一个数字数据信号DOUT。
上述调整电^各107包括差动放大电^各复制部108、电压比4交电^各 复制部109、基准电压输出电路110、运算》文大电^各111、平均电压生 成电路112、以及低通滤波器117。上述差动放大电路复制部108是 与构成上述差动》文大电^^车列102的差动;故大电^各Al ~ Am+ 1相同的结构，其两个输入电压为相同的电压Vo,输出差动放大电路公共
模式电压113。上述电压比较电路阵列复制部109是与构成上述电压 比较电路阵列103的电压比较电路Crl ~Crm+ 1相同的结构。其输入 电压是上述差动放大电路公共模式电压113,上述电压比较电路复制 部109的正极输出电压和负极输出电压分别被输入到上述平均电压生 成电^各112的平均电压生成电阻all2a和平均电压生成电阻M12b,
述基准电压输出电路110输出包含差动放大电路Al ~Am+ 1和差动 放大电路复制部108的输出动态范围成为电压比较电路Crl ~Crm+ 1 和电压比较电路复制部109的输入动态范围时的电压比较电路公共模 式电压114在内的预定范围的基准电压115。上述运算》文大电路111
电压114和从上述基准电压输出电路IIO输出的上述基准电压115， 输出反馈控制电压116,以使上述电压比较电路公共模式电压114和 上述基准电压115相一致。上述反馈控制电压116连接在低通滤波器 117上。上述4氐通滤波器117由滤波电阻U7R和滤波电容117C构成， 除去上述反馈控制电压116的高频成分，得到经过低通滤波后的反馈 控制电压118。上述经过低通滤波后的反馈控制电压U8反馈到上述 差动放大电路复制部108和上述差动;改大电路八1~八111+ 1。
上述基准电压输出电路110包括基准电压产生电路119、解码器 120、以及选择电^各121。上述基准电压产生电路119包括作为本发明 最具特征的结构的、用标号Vrefl Vrefn表示的多个电压生成电路 122，上述电压生成电路122生成能变为上述基准电压115的各不相 同的电压，其所生成的各个电压分别与上述选^r电3各121的各抽头连 接。对于上述电压生成电路122的详细结构和工作将在后面说明。上 述解码器120接收以标号CS表示的来自外部的控制信号123,并根 据上述控制信号123输出控制上述选择电路121的选择信号124。由 上述选择信号124选择使构成上述选择电路121的开关SI Sn中的 任意一个开关导通，即，可通过选择用标号Vrefl ~ Vrefn表示的多个电压生成电路122产生的各电压中的任意一个来调整上述基准电压 115。
图2是构成上述差动放大电路阵列102的上述差动放大电路A1 ~ Am+ 1或上述差动》丈大电^吝复制部108的结构的一例。差动》丈大电3各 Al具有两个输入端子ain、 vr,输入端子ain被输入从上述模拟信号 电压输入端子104输入的模拟信号电压AIN,输入端子vr^f皮输入对 应于各差动放大电路的参考电压VR1 ~ VRm+ 1中的一个参考电压。 各输入端子连接在NMOS晶体管main的栅-极端子和NMOS晶体管 mvr的栅极端子上。NMOS晶体管main、mvr的源极端子连接在NMOS 晶体管m0的漏极端子上。NMOS晶体管m0的源极端子连接在接地 电压AVSS上，NMOS晶体管m0的栅极端子上连接有从外部施加的 偏置电压vbn, NMOS晶体管m0对应于偏置电压vbn而流过恒定电 流IDO。 NMOS晶体管main、 mvr上分別流过与输入端子ain的电压、 输入端子vr的电压相对应的电流IDain、 IDvr。因此，满足IDO:IDain + IDvr的关系。NMOS晶体管main、 mvr的漏极端子上分别连接有 PMOS晶体管mla、 PMOS晶体管mlb的漏极端子。PMOS晶体管 mla、 mlb的源极端子上连接有电源电压AVDD, PMOS晶体管mla、 mlb的栅极端子上连接有从外部施加的偏置电压vbpl，PMOS晶体管 mla、mlb对应于偏置电压vbpl流过恒定电流ID1 。两个晶体管main、 mla的连接点和两个晶体管mvr、 mlb的连接点上分别连接有PMOS 晶体管m2a和PMOS晶体管m2b的源极端子。PMOS晶体管m2a、 m2b的漏极端子上分别连接有负载电阻RLa、RLb, PMOS晶体管m2a、 m2b的栅极端子上连接有从外部施加的偏置电压vbp2。因此，在负载 电阻RLa、 RLb上分别流过ILa - ID1 - IDain的电流和ILb = ID1 - IDvr 的电流。上述差动放大电路A1具有成为互补输出的两个输出端子vo、 vob，其电压分别为vo = RLaxILa=RLa (ID 1-IDain) 、 vob = RLb x ILb = RLb (ID1 - IDvr)。
通过模拟信号电压AIN发生变化，电流IDain、 IDvr发生变化， 由此作为互补输出的电压vo、 vob与该电压变化对应地发生变化。这里，在上述差动放大电路Al中，NMOS晶体管main、 mvr之 间、PMOS晶体管mla、 mlb之间、以及PMOS晶体管m2a、 m2b之 间具有相同的电特性，另外，在将负载电阻RLa、 RLb取为相同的电 阻值，两个输入电压AIN、 VR相同的情况下，IDain = IDvr = ID0/2, 电压vo、 vob的关系为vo=vb = RL (ID1-ID0/2)，该电压值成为上 述差动放大电路Al的输出公共模式电压。因此，通过将上述经过低 通滤波后的反馈控制电压118反馈到偏置电压vbp 1或偏置电压vbp2, 就能调整上述差动放大电路Al的输出公共模式电压。
此外，构成本发明的A/D转换器的差动放大电路不限于上述结构， 只要是PMOS晶体管与NMOS晶体管替换的差动放大电路等具有相 同功能的差动放大电路，就能得到相同的效果。
图3是上述电压比较电路Crl Crm+l的结构的一例。本电路是 以高速工作和低功耗为特征的动态型电压比较电路。例示上述电压比 较电路Crl进行说明。在图3中，具有输入晶体管部301、正反馈部 302和复位部303，其中，输入晶体管部301由NMOS晶体管m0a和 NMOS晶体管m0b构成；正反馈部302由NMOS晶体管mla、 NMOS 晶体管mlb、 PMOS晶体管m3a、以及PMOS晶体管m3b构成交叉 反相锁存；复位部303由NMOS晶体管m2a、 NMOS晶体管m2b、 PMOS晶体管m4a、 PMOS晶体管m4b构成。电压比较电路Crl具有 两个输入端子in+、 in-,输入端子in+、 in -分别^皮输入作为上述 差动放大电路的互补输出电压的正极输出电压(vo)和负极输出电压 (vob)。输入端子in+、 in-分别连接在NMOS晶体管m0a、 m0b 的栅极端子上。在NMOS晶体管m0a、 m0b的源极端子上连接有接 地电压VSS，在NMOS晶体管m0a、 m0b的漏极端子上分别连接有 NMOS晶体管mla、 mlb的源极端子。NMOS晶体管mla、 mlb的漏 极端子上分别连接有NMOS晶体管m2a、 m2b的源极端子；NMOS 晶体管mla的栅极端子上连接有PMOS晶体管m3a的栅极端子、 PMOS晶体管m3b的漏极端子、NMOS晶体管m2b的漏极端子及 PMOS晶体管m4b的漏极端子；NMOS晶体管mlb的栅极端子上连接有PMOS晶体管m3b的栅极端子、PMOS晶体管m3a的漏极端子、 NMOS晶体管m2a的漏极端子及PMOS晶体管m4a的漏极端子。 PMOS晶体管m3a、 m3b、 m4a、 m4b的源极端子上连接有电源电压 VDD。上述电压比较电路Crl具有成为互补输出的两个输出端子Q、 QB, PMOS晶体管m3a的漏极端子和PMOS晶体管m3b的漏极端子 上分别连接有输出端子Q、 QB。 NMOS晶体管m2a、 m2b和PMOS 晶体管m4a、 m4b的栅极端子与时钟信号CLK连接。
下面，假设输入端子in+、 in-的输入公共模式电压进行了偏置， 以使NMOS晶体管m0a、 m0b在线性区域工作。
当时钟信号CLK为低电平("Low")时，构成复位部303的 NMOS晶体管m2a、 m2b为截止("OFF"),构成复位部303的PMOS 晶体管m4a、 m4b为导通("ON"),因此，输出端子Q、 QB上的 电压被提升到电源电压VDD,输出端子Q、 QB都为"High"(复位 (Reset)状态)。此时，在电压比较电^各Crl上没有流过电流。
当时钟信号CLK为高电平("High")时，构成复位部303的 NMOS晶体管m2a、 m2b为"ON",构成复位部303的PMOS晶体 管m4a、 m4b为"OFF"，因此，正反馈部302能够进行工作。对应 于上述电压比较电路Crl的输入端子in+ 、 in - , NMOS晶体管m0a、 m0b的各漏极电压发生变化，由正反馈部302对它们的漏极电压之间 的电压差进行正反馈，并进行放大。例如，在各输入端子间的电压in + 〉in-时，NMOS晶体管m0a的漏电压〉NMOS晶体管m0b的漏电 压，输出端子Q被放大到电源电压VDD,另外，输出端子QB被放 大到接地电压VSS，输出端子Q变为"High",输出端子QB输出"Low" (比较和锁存状态)。此时，在输出端子Q、 QB从复位状态转变的 期间电流流过，但是当输出端子Q、 QB的输出被固定为"High"或 "Low"日寸，电流并不;虎动。
由此，在与普通的恒定电流型电压比较电路比较时，上述那样的 动态型电压比较电路C r 1具有能够大幅降低消耗电流的优点。
另夕卜，构成复位部303的NMOS晶体管m2a、 m2b和PMOS晶体管m4a、 m4b，即使没有按上述那样连接，只要是能够实现相同工 作的结构，也能得到相同的效果。
另外，上述电压比较电路Crl的输出端子Q、 QB不限于上述那 样的位置，例如，只要是输出端子Q，则取为NMOS晶体管mla的 漏极端子和NMOS晶体管m2a的源极端子的连接点、或者NMOS晶 体管m0a的漏极端子和NMOS晶体管mla的源极端子的连接点均能 得到同样的效果，另外，只要是输出端子QB,则取为NMOS晶体管 mlb的漏极端子和NMOS晶体管m2b的源极端子的连接点、或者 NMOS晶体管m0b的漏极端子和NMOS晶体管mlb的源极端子的连 接点均能得到同样的效果。
图4示出上述电压生成电路122的结构的一例，表示本发明的重 要特征。其与上述电压比较电路Crl的结构大致相同，上述电压比较 电^各Crl和上述电压生成电路122不同点在于，上述电压比较电^各 Crl的由NMOS晶体管构成的输入晶体管部301在上述电压生成电路 122中被由两个电阻R0a、 R0b构成的电阻部401替代；上述电压比 较电路Cr的正反馈部302在上述电压生成电路122中被二极管连接 部402替代；上述电压比较电路Crl的复位部303在上述电压生成电 路122中被开关部403代替；以及构成上述电压比较电路Crl的复位 部303的晶体管的栅极端子上连接了时钟端子CLK,但在上述电压生 成电路122中构成开关部403的晶体管的栅极端子上连接有在A/D转 换器工作时始终为高电平("High")的信号。另外，在PMOS晶体 管m3a的栅极端子上，连接有取出基准电压的基准电压取出端子 VREF。
另外，上述电压生成电路122与前述的专利文献3中公开的作为 现有技术的电压生成电路722的结构上的不同点在于现有技术的电 压生成电路722的两个电阻R0a、 R0b各自的一端与接地电压VSS连 接，而在本发明中，上述电压生成电路122的两个电阻R0a、 R0b并 不与接地电压VSS相连接，上述电压生成电路122的两个电阻R0a、 R0b各自的两端分别成为连接端子Xa和Ya以及Xb和Yb,能够与外部电路连接。这是本发明的重要特征。
上述电压生成电3各122包^舌由电阻R0a、 ROb构成的电阻部401; 由NMOS晶体管mla、NMOS晶体管mlb、PMOS晶体管m3a和PMOS 晶体管m3b构成的二极管连接部402;以及由NMOS晶体管m2a、 NMOS晶体管m2b、 PMOS晶体管m4a及PMOS晶体管m4b构成的 开关部403。在负载电阻R0a、 R0b的一端上分别连接有NMOS晶体 管mla、 mlb的源极端子，各连接点为连接端子Xa、 Xb。负载电阻 R0a、 R0b的另一端分别为连4妾端子Ya、 Yb。 NMOS晶体管mla、 mlb的漏极端子上分别连接有NMOS晶体管m2a、 m2b的源极端子， NMOS晶体管mla的4册极端子上连接有PMOS晶体管m3a的栅极端 子、PMOS晶体管m3a的漏极端子、NMOS晶体管m2a的漏极端子、 以及PMOS晶体管m4a的漏极端子；NMOS晶体管mlb的栅极端子 上连接有PMOS晶体管m3b的栅极端子、PMOS晶体管m3b的漏极 端子、NMOS晶体管m2b的漏极端子、以及PMOS晶体管m4b的漏 极端子。上述MOS晶体管m3a、 m3b、 m4a、 m4b的源极端子上连接 有电源电压VDD。上述电压生成电路122具有基准电压的输出端子 VREF，并与PMOS晶体管m3a的栅极端子连接。NMOS晶体管m2a、 m2b和PMOS晶体管m4a、 m4b的栅极端子连接有在A/D转换器工 作时始终为高电平的开关信号POWD。
下面，说明在本发明中特征性的多个(n个)电压生成电^各122 的连接关系。图5例示了多个电压生成电路122中第p个(p-l n 中的任意值)和第p+ 1个这两个电压生成电路122p、 122p+l间的电 阻R0a、 R0b的连接关系的示意图。第p个电压生成电路122p的连接 端子Xap上连接有第p+ 1个电压生成电路122p+ 1的连接端子Yap + 1,第p个电压生成电^各122p的连接端子Xbp上连4妄有第p+ 1个 电压生成电路122p+ 1的连接端子Ybp+1。即，在两个电压生成电 路122p、 122p+l中，两个电阻R0a之间被串联连接，其他两个电阻 R0b之间也为串联连接的连接关系(第一连接关系)。
另夕卜，也可以如图5的(b)所示，在相邻的两个电压生成电^各122p、 122p+1中也可以取为如下的连接关系，即，除了上述第一连 接关系之外，还在各电压生成电路122p、 122p+1中将自身的连接端 子Xap和连接端子Xbp连接(第二连接关系)。进而，还可以如图5 的(c)所示，在各电压生成电路122p、 122p+l中，取为第三连接 关系，即，将自身的连接端子Xa和连接端子Xb连接，并且将自身 的连接端子Ya和连接端子Yb连接，还将相邻的两个电压生成电路 122p、 122p+1的连接端子Yap、 Ybp、 Yap + 1 、 Ybp+1用一条布线 进行连接。在取为第三连接关系时，各电压生成电路122中所连接的 两个连接端子Xa、 Xb，在图1的基准电压产生电路119的各电压生 成电路122中以标号Xp (p = 1 ~n)表示，其他所连接的两个连接端 子Ya、 Yb以标号Yp (p = 1 ~n)表示。
这里，在上述第一连接关系 上述第三连接关系中，n个电压生 成电路122中至少一个连接端子Y与预定电位(例如接地电压VSS ) 连接。
具体来说，说明p= 1的上述电压生成电路122的连接端子Yl上 连接有接地电压VSS的情况。这里，将电阻耳又为R0a = R0b = R0，将 在第p个上述电压生成电^各122的电阻部401上流过的电流耳又为 Irefp。由此，在电压生成电路122中，电压Vrefp等价于在从连接端 子Xp到接地电位VSS之间连接有px (RO/2)的电阻时的电压。
开关信号POWD为"Low"时，构成开关部403的NMOS晶体 管m2a、 m2b为"OFF"，构成开关部403的PMOS晶体管m4a、 m4b 为"ON",因此基准电压取出端子VREF上的电压被提升(pullup) 到电源电压VDD (断电(PowerDown)状态)。此时，在上述电压 生成电^各122上不流过电流。
开关信号POWD为"High"时，构成开关部403的NMOS晶体 管m2a、 m2b为"ON"，构成开关部的PMOS晶体管m4a、 m4b为 "OFF",因此二极管连接部402可进行工作。此时，NMOS晶体管 mla、 mlb、 m2a、 m2b和PMOS晶体管m3a、 m3b被视为电阻。此 时，以标号Vrefp表示的上述电压生成电路122分别产生各自的偏置条件成立的电流、电压，并且设从自身的二极管连接部402输出的电 流为Irefd时，下面的关系式成立，即
Irefp = ￡ Iref ( x ) + Irefd ( x为p + 1 ~ n的4直)。通过选4奪此时 的各上述电压生成电路122的基准电压取出端子VREF,就能调整上 述基准电压115。
这样，在上述电压生成电路122的结构中，通过共用各电压生成 电路122的电阻部401,与现有技术的电压生成电路722相比，能降 低其电阻所占的面积，并且，使上述各电压生成电路122的结构完全 相同，并且使布局形状相同，能够得到抑制半导体制造时的标准离差 的效果，并且即使存在电源电压变动、温度变动、或晶体管特性变动， 也能使上述差动放大电路的输出动态范围在上述电压比较电路的输 入动态范围内精确 一致，从而能针对各变动因素来防止A/D转换器的 精度恶化。进而，通过接收来自外部的控制信号123,调节上述基准 电压115,能够进一步扩大工作容限。
另外，将第一个上述电压生成电路122的连接端子Yl与接地电 位VSS进行了连接，但不限于此，也可以例如将第一个上述电压生 成电路122的连接端子Yl和第p+ 1个上述电压生成电路122的连接 端子Yp+ 1与接地电位VSS连接，并通过使在上述电压生成电路122 的第1 ~第p个和第p + 1 ~第n个的电阻部401中4吏用的电阻的电气 性质不同、例如使电阻值和温度系数不同，能用两种步骤来调整上述 基准电压115,或利用两种温度补偿的梯度来进行调整。
另外，示出了平均电压生成电路112由平均电压生成电阻all2a 和平均电压生成电阻bll2b构成的情况，但通过使用具有与平均电压 生成电路112相同功能的电路也能得到相同的效果。
另外，基准电压取出端子VREF上连接有PMOS晶体管m3a的栅 极端子，除此之外，例如PMOS晶体管m3b的栅极端子的电位也与 上述PMOS晶体管m3a的栅极端子的电位相同，因此也可以将基准 电压取出端子VREF与该PMOS晶体管m3b的栅极端子连接，进而， 根据电压比较电路Crl的输出端子的位置结构，也可以将基准电压取出端子VREF连接到如下连接点上，例如NMOS晶体管mla的漏极 端子和NMOS晶体管m2a的源极端子的连接点以及电阻R0a和 NMOS晶体管mla的漏极端子的连接点(Xa),或者NMOS晶体管 mlb的漏极端子和NMOS晶体管m2b的源极端子的连接点以及电阻 R0b和NMOS晶体管mlb的漏极端子的连接点(Xb )。
另外，虽然用平均电压生成电路112而得到了电压比较电路复制 部109的正极输出电压和负极输出电压的平均电压，并将该电压作为 电压比较电路公共模式电压114，但如果能忽略制造离差引起的上述 电压比较电路复制部109的正极输出电压和负极输出电压的偏置，则 不需要平均电压生成电路112，即使将电压比较电路复制部109的正 极输出电压或负极输出电压的任意一个作为电压比较电路公共电压 114,也能降低电路规模，且得到同样的效果。
另外，示出了低通滤波器117由滤波电阻U7R和滤波电容117C 构成的情况，但是只要是使用具有与低通滤波器117相同功能的电路， 也能得到同样的效果。
另外，经过低通滤波后的反馈控制电压118是使用低通滤器117 来将反馈控制电压116除去高频成分后得到的，但是如果针对A/D转 换器的特性能忽略反馈控制电压116中包含的高频成分的影响，则可 以不要低通滤波器117，而向差动放大电路复制部108和差动;改大电 路Al ~ Am + 1反馈反馈控制电压116以代替反馈经过低通滤波后的 反馈控制电压118,从而也能降低电路规模，且能得到同样的效果。
另外，在本实施方式中，也能将本实施方式中公开的技术应用于 上述专利文件1中所示那样的、对差动放大电路的输出电压进行插补 的技术，由此，能使差动放大电路的输出动态范围在电压比较电路的 输入动态范围内精确 一致。 (实施方式二)
下面，说明本发明的第二实施方式。
图6是图4所示的电压生成电路122的另一实施方式的结构的一 例，是本实施方式的重要特征。该电路的结构与上述电压比较电路Crl的结构大致相同，上述电压比较电路Crl和上述电压生成电路 122，不同点在于，上述电压比较电路Crl的由NMOS晶体管构成的输 入晶体管部301,在上述电压生成电路122，中^皮由一个电阻R0a构成 的电阻部501a和由一个电阻R0b构成的电阻部501b代一#;上述电压 比较电路Cr的正反馈部302在上述电压生成电路122，中被二极管连 接部502a、 502b代替；上述电压比较电路Crl的复位部303在上述 电压生成电^各122，中^皮两个开关部503a、 503b代^^;构成上述电压 比较电路Crl的复位部303的晶体管的栅极端子上连接了时钟端子 CLK， ^旦在本电压生成电^各122，中，构成开关部503a和开关部503b 的晶体管的栅极端子连接有在A/D转换器工作时始终为高电平的信 号。另外，在PMOS晶体管m3a的栅极端子上连接有基准电压取出 端子VREFa,在PMOS晶体管m3b的栅极端子上连接有基准电压取 出端子VREFb。
图4所示的电压生成电路122和图6所示的电压生成电路122，的 不同点在于，如上述那样的电阻部、二才及管连4姿部、开关部分别纟皮分 成了两个。上述两个二极管连接部502a、 502b作为整体是与图3的 正反馈部302相同的结构，换言之，各二极管连接部502a、 502b仅 使用上述正反馈部302构成电路的一半的电路(半电路)。
另外，上述电压生成电路122，，其与前述的专利文献3中公开的 现有技术的电压生成电路722的结构大致相同，作为现有技术的电压 生成电路722与上述电压生成电路122，的不同点可以举出如下几点 在现有技术的电压生成电路722的两个电阻ROa、 ROb中，各自的一 端分别与接地电压VSS连接，与此不同，上述电压生成电路122，的 两个电阻ROa、 ROb没有与接地电压VSS连接，上迷电压生成电路 122，的两个电阻ROa、 ROb各自的两端为连接端子Xa、 Ya和Xb、 Yb, 连接端子Xa能够与连接端子Yb连接，连接端子Xb和连接端子Ya 能够与外部电路连接。这些不同点成为本发明的重要特征。
上述电压生成电^各122，包4舌由电阻ROa构成的电阻部501a和由 电阻ROb构成的电阻部501b;由NMOS晶体管mla和PMOS晶体管m3a构成的二极管连接部502a以及由NMOS晶体管mlb和PMOS 晶体管m3b构成的二极管连接部502b;由NMOS晶体管m2a和PMOS 晶体管m4a构成的开关部503a以及由NMOS晶体管m2b和PMOS 晶体管m4b构成的开关部503b。
电阻R0a、 R0b的一端分别与NMOS晶体管mla、 mlb的源极端 子连接，各连接点是连接端子Xa、 Xb。电阻R0a、 R0b的另一端分 别为连接端子Ya、 Yb。连接端子Xa和连接端子Yb连接。NMOS晶 体管mla、 mlb的漏极端子分别与NMOS晶体管m2a、 m2b的源极 端子连接，NMOS晶体管mla的栅极端子连接在PMOS晶体管m3a 的栅极端子、PMOS晶体管m3a的漏极端子、NMOS晶体管m2a的 漏极端子以及PMOS晶体管m4a的漏极端子上，NMOS晶体管mlb 的栅极端子连接在PMOS晶体管m3b的栅极端子、PMOS晶体管m3b 的漏极端子、NMOS晶体管m2b的漏极端子以及PMOS晶体管m4b 的漏极端子上。PMOS晶体管m3a、 m3b、 m4a、 m4b的源极端子上 连接有电源电压VDD。上述电压生成电路122，具有基准电压取出端 子VREFa、 VREFb,并分别与PMOS晶体管m3a的栅极端子、PMOS 晶体管m3b的栅极端子连接。NMOS晶体管m2a和PMOS晶体管 m4a的栅极端子、以及NMOS晶体管m2b和PMOS晶体管m4b的栅 极端子分别连接有在A/D转换器工作时始终为高电平的开关信号 POWDa和开关信号POWDb。
这里，至少一个上述电压生成电路122，的连接端子Ya与连接端 子VSS连接，剩下的其他上述电压生成电路122，的连接端子Yap与 其他上述电压生成电路122，的连接端子Xap- 1连接。其中，p为1 ~ n的任意值。另外，这里，P= 1的上述电压生成电路122，的连接端子 Yal与接地电压VSS连接。另外，将电阻取为R0a=R0b = R0,将第 p个上述电压生成电^各122，的电阻部501a上流过的电流耳又为Irefap, 同样地将第p个上述电压生成电^各122，的电阻部501b上流过的电流 取为Irefbp。由此，在电压生成电路122，中，等价于在连接端子Xap 到接地电位VSS之间连接有R0x[(p-1) x2+l]的电阻，在连接端子Xbp到接地电位VSS之间连接有R0 x p x 2的电阻。
开关信号POWDa和开关信号POWDb为"Low"时，构成开关 部503a和开关部503b的MOS晶体管m2a、 m2b为"OFF"，构成 开关部503a和开关部503b的PMOS晶体管m4a、 m4b为"ON"， 因此，基准电压取出端子VREFa、 VREFb被提升到电源电压VDD(断 电状态)。此时，上述电压生成电^各122'上不流过电流。
开关信号POWDa和开关信号POWDb为"High"时，构成开关 部503a和开关部503b的NMOS晶体管m2a、 m2b为"ON"，构成 开关部503a和开关部503b的PMOS晶体管m4a、 m4b为"OFF", 因此，二极管连接部502a和二极管连接部502b可进行工作。此时， NMOS晶体管mla、 mlb、 m2a、 m2b和PMOS晶体管m3a、 m3b被 视为电阻。此时，上述电压生成电路122，分别产生各自的偏置条件成 立的电流、电压，当设从自身的二极管连接部502a、 502b流出的电 流为Irefda (p) 、 Irefdb (p)时，下式成立。
<formula>formula see original document page 28</formula> (其中，x为p+l n的各值，y为p ~ n的各值) Irefdb ( p ) = Z!refa ( x ) +艺lrefb ( y ) + Irefdb ( p ) (其中，x为p+l n的各值，y为p + 1 ~ n的各值) 通过选才奪此时的上述各电压生成电路122，的基准电压取出端子 VREFa或VREFb，就能调整上述基准电压115。
这样，通过取为上述电压生成电路122，的结构，共用各电压生成 电路122，的两个电阻部501a和501b,与现有技术的电压生成电路722 相比，能将其电阻所占的面积消减一半，与电压生成电^各122相比， 即使如上述那样使电路规模减少一半，也能生成一个基准电压，进一 步减少其占有面积，并且，即使是上述各电压生成电路122，的结构都 相同，也能使布局形状相同，能抑制半导体制造时的标准离差的效果， 同时，即使电源电压变动、温度变动或晶体管特性发生变动，也能使 上述差动放大电路的输出动态范围在上述电压比较电路的输入动态 范围内精确一致，从而对各变动因素都能防止A/D转换器的精度劣化。另外，通过接收来自外部的控制信号123，调节基准电压115, 可以进一步扩大工作容限。
另外，将第一个上述电压生成电路122，的连接端子Yal与接地电 位VSS进行了连接，但不限于此，也可以例如将第一个上述电压生 成电路122，的连接端子Yal和第p+ 1个上述电压生成电路122，的连 接端子Yap+ 1与接地电位VSS连接，并使在上述电压生成电路122， 的第一 ~第p个和第p+ 1 ~第n个电阻部501a或电阻部501b中使用 的电阻的电性质不同、例如使电阻值和温度系数不同，从而用两种步 骤来调整上述基准电压115,或利用两种温度补偿的梯度来进行调整。
另外，将电阻ROa的温度系数取为Ca,将电阻ROb的温度系数 取为Cb，设ROa-CaxRO、 ROb = CbxRO,并且将这些温度系数Ca、 Cb分别地任意地选^^为正和正、正和负，或者负和负等等，此时例 如成为1103 + 11013= (Ca+Cb)RO，能够任意地设定上述电压生成电 路122，的温度系数，从而能够进行电压比较电路Cr的温度补偿。
另夕卜，设NMOS晶体管m2a和PMOS晶体管m4a的栅极端子、 NMOS晶体管m2b和PMOS晶体管m4b的栅极端子分別连接在A/D 转换器工作时始终为 "High"的信号，但将其与选择信号124同步， 将作为基准电压115而被选择的上述电压生成电路的开关信号设为 "High"，将没有被作为基准电压115而选择的上述电压生成电路的 开关信号设为"Low",使不需要进行工作的上述电压生成电路停止， 由此能够降低基准电压输出电路的功耗。
另外，示出了平均电压生成电路112由平均电压生成电阻all2a 和平均电压生成电阻bll2b构成的情况，但通过使用具有与平均电压 生成电路112相同功能的电路也能得到相同的效果。
另外，基准电压取出端子VREFa、 VREFb端子上连接有PMOS 晶体管m3a的栅极端子和PMOS晶体管m3b的栅极端子，但是，根 据电压比较电路Cr的输出端子的位置结构，也可以连接到如下连接 点上而取得同样的效果，例如NMO S晶体管m 1 a的漏极端子和NM O S 晶体管m2a的源极端子的连接点、NMOS晶体管mlb的漏极端子和NMOS晶体管m2b的源极端子的连接点，或者电阻R0a和NMOS晶 体管mla的漏极端子的连接点(Xa),以及电阻R0b和NMOS晶体 管mlb的漏极端子的连接点(Xb)。
另夕卜，用平均电压生成电路112而得到了电压比较电路复制部109 的正极输出电压和负极输出电压的平均电压，并将该电压作为电压比 较电路公共模式电压114,但如果能忽略制造离差引起的上述电压比 较电路复制部109的正极输出电压和负极输出电压的偏置，则不需要 平均电压生成电路112,即使将电压比较电路复制部109的正极输出 电压或负极输出电压的任意一个作为电压比较电路公共电压114，也 能削减电路规模，且能得到同样的效果。
另外，示出了低通滤波器117由滤波电阻117R和滤波电容117C 构成的情况，但是只要是使用具有与低通滤波器117相同功能的电路， 则能得到同样的效果。
此外，经过低通滤波后的反馈控制电压118是使用低通滤器117 来除去反馈控制电压116后得到的，但是如果能针对A/D转换器的特 性忽略反馈控制电压116中包含的高频成分的影响，则可以不需要低 通滤波器117，向差动放大电路复制部108和差动》文大电路Al Am + 1反馈反馈控制电压116以代替反馈经过低通滤波后的反馈控制电 压118,从而能削减电路规模，而且能得到同样的效果。
另外，在本实施方式中，本实施方式中公开的技术也能适用于上 述专利文件1中所示那样的、对差动放大电路的输出电压进行插补的 技术，由此，能使差动放大电路的输出动态范围在电压比较电路的输 入动态范围内精确一致。
工业可利用性
综上所述，本发明的A/D转换器能有效地减少产生多个基准电压 并选择其中 一个来进行输出的基准电压输出电路的面积，并能使差动 放大电路的输出动态范围在电压比较电路的输入动态范围内精确一 致，因此，能广泛适用于包括内置该A/D转换器的设备的DVD播放 器、DVD录像机等民用设备的数字数据再现系统、数字TV等民用设备的解调系统等。
权利要求
1.一种A/D转换器，其特征在于，包括用于生成多个参考电压的参考电压生成电路；具有多个差动放大电路的差动放大电路阵列，上述多个差动放大电路与上述参考电压生成电路生成的上述多个参考电压相对应而设置，并分别被输入相对应的参考电压和共同的输入信号电压，且对上述相对应的参考电压与上述共同的输入信号电压的电压差进行放大来输出作为互补电压的正极输出电压和负极输出电压；具有多个电压比较电路的电压比较电路阵列，上述多个电压比较电路与上述多个差动放大电路相对应而设置，并分别输出与来自相对应的差动放大电路的正极输出电压和负极输出电压的大小关系相对应的数字信号；编码电路，对从上述多个电压比较电路输出的多个数字信号进行编码，并将其作为与上述共同的输入信号电压相对应的数字输出信号而输出；以及调整电路，将上述多个差动放大电路的正极输出电压和负极输出电压调整到上述多个电压比较电路的输入值域的范围内，上述调整电路包括基准电压输出电路，上述基准电压输出电路内置有分别产生一个基准电压的多个电压生成电路，并选择上述多个基准电压中的任意一个进行输出，上述多个电压生成电路分别具有用于产生基准电压的电阻，上述多个电压生成电路中的至少两个电压生成电路的电阻为串联连接。
2. 根据权利要求1所述的A/D转换器，其特征在于 在上述电阻相互串耳关连^l妻的两个以上的电压生成电^^中，位于上述串联连接的多个电阻的端部的一个电阻连接在预定电位上。
3. 根据权利要求1所述的A/D转换器，其特征在于 上述多个电压比较电路各自包括输入晶体管部，用于接收相对应的差动放大电路的正极输出电压和负极输出电压；和正反馈部，连接在上述输入晶体管部上，用于构成交叉反相锁存器，上述多个电压生成电路各自包括与上述多个差动放大电路的正 反馈部为相同结构的二极管连接部，上述电阻为两个，该两个电阻各自的一端连接在上述二极管连接 部上，各自的另一端连接在另一个电压生成电路的电阻的一端上。
4. 根据权利要求1所述的A/D转换器，其特征在于 上述调整电路包括差动放大电路复制部，以与上述差动放大电路相同的电路和形状 构成，并接收与供给上述差动放大电路的输出电压调整用的反馈控制 电压为相同值的反馈控制电压，且输出差动放大电路公共模式电压；电压比较电路复制部，以与上述电压比较电路相同的电路和形状 构成，并接收从上述差动放大电路复制部输出的上述差动放大电路公 共模式电压，且输出与上述差动放大电压公共模式电压对应的电压比 较电路公共模式电压；以及运算放大电路，产生上述反馈控制电压并将上述反馈控制电压反 馈到上述差动放大电路复制部和上述多个差动放大电路，以使从上述 电压比较电路复制部输出的上述电压比较电路公共模式电压与上述 基准电压输出电路选择输出的一个基准电压相一致。
5. 根据权利要求1所述的A/D转换器，其特征在于 上述多个电压比较电路各自包括输入晶体管部，用于接收相对应的差动放大电路的正极输出电压 和负极输出电压；和正反馈部，连接在上述输入晶体管部上，用于构成交叉反相锁存哭口口 ？上述多个电压生成电路各自包括两个二极管连接部，该两个二极 管连接部的结构与构成上述各差动放大电路的正反馈部的相互对称的两个半电路中的一个半电路的结构相同；上述电阻是两个，上述两个电阻的一端连4妄在上述两个二^L管连 接部上，上述两个电阻中一个电阻的另一端连接在另一个电阻的一端上。
6. 根据权利要求1所述的A/D转换器，其特征在于上述基准电压输出电路包括解码器，上述解码器从外部接收控制 信号，并根据该控制信号生成选择上述多个电压生成电路中任意一个 的选择信号，上述多个电压生成电路各自具有在接收到来自上述解码器的选 择信号时进行工作，而在没有接收到上述选择信号时停止的功能。
7. 根据权利要求4所述的A/D转换器，其特征在于， 上述调整电路还包括平均电压生成电^^,其配置在上述电压比4交电^各复制部和上述运 算放大电路之间， 一皮输入从上述电压比较电路复制部输出的正极输出 电压和负极输出电压，并将上述正极输出电压和负极输出电压的平均 电压作为上述电压比较电路公共模式电压而生成，上述运算放大电路产生反馈控制电压，以使从上述平均电压生成 电路输出的电压比较电路公共模式电压与上述基准电压输出电路选 择输出的一个基准电压相一致。
8. 根据权利要求4所述的A/D转换器，其特征在于， 上述调整电路还包括低通滤波器，上述低通滤波器配置在上述运算放大电路的输出侧，用于除去从上述运算放大电路输出的反馈控制 电压的高频成分。
9. 根据权利要求1所述的A/D转换器，其特征在于，性的电阻、具有负温度依存特性的电阻、或者具有正温度依存特性的 电阻和负温度依存特性的电阻的组合电阻。
全文摘要
本发明提供一种具有差动放大电路阵列和电压比较电路阵列的全快速型A/D转换器，包括用于使差动放大电路的输出动态范围在电压比较电路的输入动态范围内精确一致的调整电路(107)，上述调整电路(107)具有的基准电压产生电路(119)中包含的多个电压生成电路(122)的电阻串联连接。通过该串联连接，能够减少电压生成电路(122)的面积，而且使差动放大电路阵列(102)的各差动放大电路(A1～Am+1)的输出动态范围在电压比较电路阵列(103)的各电压比较电路(Cr1～Crm+1)的输入动态范围内精确一致。进而，使用电压生成电路(122)的半电路来生成基准电压。由此，能进一步减少电压生成电路的面积。
文档编号H03M1/36GK101322314SQ20078000050
公开日2008年12月10日 申请日期2007年3月19日 优先权日2006年9月19日
发明者中顺一 申请人:松下电器产业株式会社