针对基于栅格的检测和/或解码的可靠性量度生成的制作方法

专利名称：针对基于栅格的检测和/或解码的可靠性量度生成的制作方法
技术领域：
本发明涉及识别通信信号中最有可能的差错，更具体地涉及识别与基
于栅格(trellis)的检测和/或解码有关的潜在差错位置、样式和似然性量度，本发明还涉及为每个所检测/解码的比特或码字校验子(syndrome)值计算软可靠性信息。
背景技术：
考虑可由有限状态机表示的系统。例如，有限状态机可用于对符号间干扰(ISI)信道或巻积码编码器进行建模。栅格图可用于表示系统可以随着时间而访问的所有可能路径的序列(即，状态序列)。如果系统可以从时间t的状态A转变到时间t+l的状态B，则这些状态通过分支而连接。每个分支可被通过X/Y对来标记，其中X表示使得系统从状态A转变到B的输入，并且Y表示与该转变相对应的输出。例如，具有二比特信道响应的ISI信号可以由四状态栅格图来表示。这种栅格的状态可被标记为00、 01、 10、 11，并且可以与通过ISI信道传送的最后两个比特相关联。例如，如果系统在时间t时处于状态01，则0被传送，然后时间t+l的下一状态将是10。类似地，如果1被传送，则系统将转变到状态11。从这些转变得出的信道输出Y是实数m，实数m对于每个分支可以不同。
在巻积编码的情形中，编码器接收输入比特并且生成作为输入比特的加权和的输出比特。
在ISI信道的情况下，输出信号的数目通常将与输入信号的数目相同。相比之下，巻积编码器一般不引入另外的输出比特，使得例如对于每个输入比特，在巻积编码器的输出处可存在两个比特。
在ISI信道的情形中，ISI信道的输出处的信号被诸如维特比(最大似然性)检测器之类的基于栅格的检测器检测。在巻积编码器的情形中，编码器的输出处的比特(也称为"奇偶比特")被传送到接收器并被利用维特比解码器解码。在任一种情形中，检测器/解码器基于表示ISI信道或巻积解码器的栅格。然而，维特比检测器/解码器不知道ISI信道/巻积解码器的栅格中发生的特定路径。相反，维特比检测器/解码器必须使用其接收到的信号/比特并找出最有可能基于接收到的信号/比特而发生的栅格路径。由于接收到的信号中存在噪声或差错，这种检测/解码通常是复杂的。在一些情形中，最有可能基于接收到的信号/比特而发生的栅格路径可与ISI信道/巻积编码器中实际发生的栅格路径不同。在这种情形中，可在ISI信道/巻积编码之前应用另一层纠错，以使得在维特比检测/解码之后可能仍存在的任何差错可被处理。在这种情况下，确定这些差错的潜在位置和性质并将该信息提供给另一层纠错以供其考虑可能是有帮助的。

发明内容
所公开的技术提供了用于识别与基于栅格的检测/解码有关的潜在差错位置、样式和似然性量度的系统和方法。所公开的技术还为所检测/解码比特提供软可靠性信息。
根据本发明的一个方面，所公开的技术为经解码比特生成可靠性量度。可靠性量度可指示出经解码比特的可靠性。为与经解码比特相关联的多个差错样式的每一个中的每个比特提供似然性值。通过从所有的多个差错样式确定每个比特的最小似然性值而生成可靠性量度。比特的小可靠性量度值可指示出与该比特相关联的差错事件的增大的似然性。在一些实施例中，对于未被检测到差错的每个差错样式比特，与该比特相关联的似然性值可以是默认值。
在一些实施例中，针对覆盖每个差错样式比特的每个时间单位来生成可靠性量度。在一些实施例中，可基于路径量度差异来计算似然性值。在一些实施例中，也可为用于奇偶校验校正的奇偶校验子生成可靠性量度。
根据本发明的一个方面，所公开的技术还可以检测先前基于栅格所编码的信息，并基于该栅格对所检测信息进行解码以提供经解码信息。经解码信息对应于在获胜状态处结束的穿过栅格的获胜路径。所公开的技术可以识别也在该获胜状态处结束的穿过栅格的至少一个交替路径，并且可以 为各个交替路径生成潜在差错样式。
根据本发明的一个方面， 一种在处理器上执行的计算机程序可以执行 为经解码比特生成可靠性量度的步骤。可靠性量度可指示出经解码比特的 可靠性。为与经解码比特相关联的多个差错样式的每一个中的每个比特提 供似然性值。通过从所有的多个差错样式确定每个比特的最小似然性值而 生成可靠性量度。比特的小可靠性量度值可指示出与该比特相关联的差错 事件的增大的似然性。在一些实施例中，对于未被检测到差错的每个差错 样式比特，与该比特相关联的似然性值可以是默认值。
在一些实施例中，针对覆盖每个差错样式比特的每个时间单位来生成 可靠性量度。在一些实施例中，可基于路径量度差异来计算似然性值。在 一些实施例中，也可为用于奇偶校验校正的奇偶校验子生成可靠性量度。
根据本发明的一个方面， 一种在处理器上执行的计算机程序还可以执 行以下步骤检测先前基于栅格所编码的信息，并基于该栅格对所检测信 息进行解码以提供经解码信息。经解码信息对应于在获胜状态处结束的穿 过栅格的获胜路径。所公开的技术可以识别也在该获胜状态处结束的穿过 栅格的至少一个交替路径，并且可以为各个交替路径生成潜在差错样式。
本发明的进一步的特征、其特性及各种优点将从附图和以下对各种实 施例的详细描述中变得更加清楚。


图1A是包括ISI信道的示例性系统的框图； 图1B是使用基于栅格的代码的示例性系统的框图； 图2是与ISI信道相对应的示例性栅格状态图的示图； 图3A是示例性的基于栅格的代码的栅格图3B是通过图3A的栅格图的示例性编码路径的示图； 图4是基于图3A的栅格图的示例性解码操作的示图； 图5是与栅格图的分支相关联的路径量度差异的示图； 图6是示出图3A的栅格图中的路径量度差异的示图；图7A是根据本发明一个方面的穿过栅格的一部分进行回溯而得到的 示例性交替路径的示图7B是根据本发明一个方面的在栅格的非回溯部分中对栅格级中的
每个状态的示例性获胜路径的示图8是包括回溯部分和非回溯部分的示例性栅格的示图9是根据本发明一个方面的示例性差错事件生成系统的框图10是根据本发明一个方面的存储与图8的获胜路径相对应的示例
性用户信息的存储器的框图11是根据本发明一个方面的存储与图8的获胜路径相对应的示例
性差错样式的存储器的框图12是根据本发明一个方面的将差错事件用于SPC奇偶校正和软信
息生成的示例性系统的框图13A是可以采用所公开的技术的示例性硬盘驱动器的框图13B是可以采用所公开的技术的示例性数字通用盘的框图13C是可以采用所公开的技术的示例性高清晰度电视的框图13D是可以采用所公开的技术的示例性车辆的框图13E是可以采用所公开的技术的示例性蜂窝电话的框图13F是可以采用所公开的技术的示例性机顶盒的框图13G是可以采用所公开的技术的示例性媒体播放器的框图；以及
图14是用于基于图9的差错事件来生成软信息的示例性系统。
具体实施例方式
所公开的技术提供了用于识别与基于栅格的检测/解码有关的潜在差错 位置、差错样式和差错似然性的系统和方法。所公开的技术还提供用于为 每个所检测/解码的比特或码字校验子值计算软可靠性信息的系统和方法。 在此使用的术语"信息"将指的是可按本领域已知的许多方式来物理地体 现的二进制数位。在巻积编码的情况下，在此使用的将被编码的信息将被 称为"用户信息"，编码器基于用户信息所产生的信息将被称为"奇偶信 息"。用户信息可以包括已被某种类型的编码器编码的信息。参考图1A，示出了包括符号间干扰(ISI)信道120的示例性通信/存
储系统。该系统包括将打算用于通信/存储的用户信息102。用户信息102 可被调制器108调制，调制器108可执行基于电的、基于磁的或基于光的 调制或者另一类型的调制。调制器108将用户信息变换成信号(未示 出)，这些信号被ISI信道120接收。ISI信道120的输出端处的信号可以 是ISI信道120所接收的信号的加权和。维特比检测器124接收ISI信道 120的输出端处的信号，并基于ISI信道的输出信号(未示出)而产生经解 码的信息和/或软信息122。如果经解码的信息122中没有差错，则经解码 的信息122将与用户信息102相同。
现在参考图1B，示出了采用基于栅格的代码的示例性通信/存储系统 100。打算用于通信/存储的用户信息102可被基于栅格的编码器104编码 以生成奇偶信息106。基于栅格的编码器104引入另外的信息，以使得将 存在数目大于用户比特102的奇偶比特106。在一些实施例中，奇偶信息 106的一部分可以包括用户信息102。在这种情况下，编码器即系统编码 器。从此时起，为了易于说明，将假定基于栅格的编码器104不是系统编 码器。因此，基于栅格的编码器104的整个输出将被称为奇偶信息/比特 106。然而，考虑到所公开的发明也适用于系统编码器。
在图1B的系统中，调制器108将奇偶信息106配置成信号(未示 出)，该信号被传送到信道110。在此使用的术语"信道"指的是如下介 质、设备和/或处理级，这些介质、设备和/或处理级出现在调制器108和 检测器/解调器112之间并且可以对应于信号可以流经的介质/设备的特定
路径、信号可以利用的特定波长或时隙、禾n/或另一种多路访问方案。例
如，在图1B中，信道110可以对应于盘驱动器的存储和读写部件，包括 磁存储介质、盘驱动器读/写头以及其他存储系统部件。在一些情况下，在 此使用的术语"信道"还可以包括调制器108和解调器/检测器112。在信 道110中时，信号可能遇到差错产生现象，例如设备物理故障、设备电气 故障、信号干扰和/或由于缓冲器溢出而引起的数据丢失。信道110中的干 扰信号和其他差错产生现象在此将被称为"噪声"。如以上描述所示，术 语"信道"和"噪声"更多是概念上的而非物理上的，但它们对应于系统的物理方面。为了易于说明，将假定图1B的信道110不是ISI信道。然
而，考虑到图1B所示的实施例可以包括ISI信道。
继续参考图1B，信道110上的信号可被解调器/检测器112接收。解 调器/检测器112可基于接收到的信号来产生所检测的信息114。如果所检 测的信息114中没有差错，则所检测的信息应当与奇偶信息106相同。然 而，如果存在差错，则维特比解码器116可能能够通过最大似然性检测来 校正一些或所有差错。如果维特比解码器116能够校正所有差错，则经解 码的信息118将与用户信息102相同。否则，经解码的信息118将与用户 信息102不同。在这种情况下，另一层的纠错编码可能是有帮助的，在此 稍后将结合图12描述一个示例。本领域技术人员将会认识到，可以使用 各种调制/解调技术。本领域技术人员将会认识到，在一个实施例中，基 于栅格的编码器104和调制器108可在称为"经栅格编码的调制"的技术 中结合。
现在参考图1A所示的系统，可以关于信道输入信号xt (其中t是信号 的时间索引)和图2所示的示例性栅格图来说明ISI信道的操作。在该示 例中，信道输入是二进制的xt二+l或-1，且均衡化的信道响应(假定是4 抽头目标)将是f二[f。， A, f2, f3]。信道信号于是将是力=&*&+^*&+&— 2*f2+xt—3*f3+nt，其中nt是信道噪声。信道噪声也可以是在时间上不相关 的，即白噪声。所示的栅格图包括8个状态。每个状态St对应于3个最近 的信道输入比特，[xt小xm, xt]。依赖于信道输入比特的值，每个状态St可 以具有8个不同的值。以下是8个不同状态值和指派给各个状态的相应索 引值的列表 - 0 - 1 - 2 - 4 - 5 - 6[U， 1] - 7。
如栅格图所示，时间t的状态连接到时间t+l的状态，时间t+l的状态又连
接到时间t+2的状态(未示出)，等等。由于状态被定义为St二[Xt-2， Xt-b xt]
和Sw二[Xt山xt, xt+1]，因此时间t和t+l之间的有效状态转变(即，栅格分 支)要求所连接的状态St和Sw对于xw和xt具有相同的值。
连接状态St和St+1的栅格分支具有输入信号xw和输出信号gt+1 =
Xt+,f0 + Xt"+Xt-,f2 + X^f3。在该说明性信道中，可以存在具有不同分支
输出值的16个不同的栅格分支。对于每个栅格分支，分支量度可被计算
为(yw—gw)2。如果信道噪声在时间上相关，则一般将需要更多的状态以
考虑这种噪声相关。栅格分支量度计算也可能需要额外的噪声补偿(或白 化)滤波器。在一些实施例中，栅格分支输出信号gt+,可以是信道输入的 非线性函数，并且噪声统计也可以针对不同的栅格分支而变化。对于这种 非线性信号或依赖于数据的噪声信道，可基于非线性信号和变化的噪声统 计来计算分支量度。
现在参考图1B所示的系统，基于栅格的编码和解码也是基于栅格图 的。用于基于栅格的编码器的栅格图的一个实例在图3A中示出。所示的 栅格图包括四个状态，状态0是初始状态。每一级包括退出该状态的两个 分支，并且在第二级之后，每一级包括进入该状态的两个分支。每个分支 与用户信息和奇偶信息相关联。在所示实施例中，用户信息是单个比特， 并且奇偶信息包括两个比特。这由靠近每个分支的标记"u/pp"示出，其 中u表示与分支相关联的用户比特，并且pp表示通过选择分支而生成的 奇偶比特。通过在初始状态启动而发起编码。从该处起，选择与将被编码 的用户信息相对应的分支，并且基于栅格的编码器输出与所选分支相对应 的奇偶信息。图3B示出通过图3A的栅格图的编码路径的示例。在所示示 例中，编码路径中的分支选择对应于四比特用户信息"0101"，如分支标 记的用户比特部分所示。该编码路径所产生的奇偶信息是"00111101"， 如分支标记的奇偶比特部分所示。
图2-3B所示的栅格图是示意性的，考虑到本发明适用于其他栅格 图。本领域技术人员将会认识到，栅格图可以具有多于或少于四个状态，并且每个状态可以具有退出和进入该状态的多于两个分支。另外，结合基 于栅格图的编码，每个分支可与多于一个用户比特或者多于两个奇偶比特 相关联。在系统编码器中，通过定义， 一个或多个奇偶比特可以与用户比 特相关联。另外，所示的用户和奇偶比特与特定分支的关联也是示例性 的。从此时起，为了易于说明，在说明基于栅格的编码时将使用图3A的 栅格图。然而，在此所提及的特征以及基于栅格的代码的在此未明确提及 的其他特征可依赖于所使用的特定的基于栅格的代码而变化。考虑到本发 明也适用于这种变体。
图4-5B现在将描述维特比检测/解码的各方面。如以上结合图1A所 述，维特比检测器124基于与ISI信道120相同的栅格图而操作。此外， 如以上结合图1B所述，维特比解码器116基于与基于栅格的编码器104 相同的栅格图而操作。在图1A和1B所示的两个系统中，检测/解码基于 以下同一概念而操作基于接收到的信号/比特为栅格的每个分支计算量 度，然后识别具有最低累积量度的通过栅格的路径。从此时起，路径的累 积量度在此将被称为"路径量度"。另外，具有最低路径量度的路径将被 称为"获胜路径"，并且获胜路径末端处的栅格将被称为"获胜状态"。 除获胜路径之外的所有路径将被称为"失败路径"。
可按不同方式来计算分支量度。例如，在图1A的系统中，维特比检 测器124可基于调制器信号集(也称为"星座")并基于该信号集在坐标 系中的图形表示来计算分支量度。利用这种坐标系，维特比检测器124可 基于ISI信道120的输出信号和与栅格的分支相关联的输出信号之间的欧 几里德距离(Euclidean distance)来计算分支量度。在图1B的系统中，维 特比解码器U6可基于所检测的奇偶比特U4和与栅格的分支相关联的奇 偶比特之间的汉明距离(Hamming distance)来计算分支量度。在某种ISI 信道中，因为信道可能是非线性的并且可能涉及依赖于数据的噪声相关
(这要求非线性分支量度计算)，所以分支量度计算可能是相当复杂的。 在这种情形中，噪声方差对于所有的栅格分支而言可能不是相同的，因此 用于评估分支量度的基于线性匹配滤波器的传统方法可能是不准确的。因 此，对于一些ISI信道，噪声方差可能依赖于特定栅格分支，并且对于不同的栅格分支可能需要使用不同的滤波器。由于ISI信道的这些复杂性， 在此将基于图IB所示的系统来说明维特比检测/解码操作，其中维特比解 码器将基于作为分支量度的汉明距离来操作。然而，将会了解，所公开的 发明的各方面也适用于其他类型的分支量度。
现在参考图4，示出了包括比特差错的所检测信息402的一个示例。
在该示例中，所检测信息402是"001Q1101"，其与来自图3B的编码路 径的奇偶信息"001丄1101"的第四比特不同。然而，如以下将会示出，维 特比解码器将能够校正该差错。
图4的检测器使用公知的维特比算法(即，最大似然性解码)来恢复 用户信息。如上所述，解码器基于潜在地错误的所检测信息402来选择最 有可能发生的栅格路径。解码的序列检测特性赋予了维特比解码器纠错的 能力。具体而言，如果所检测信息402的一小部分是错误的(例如，仅第 四比特)，则解码器仍然可以产生在编码器件发生的原始路径作为最有可 能的路径。
解码器基于利用栅格分支计算并与栅格分支相关联的量度来作出最大 似然性决定。针对图4的每个分支示出这些量度。在所示实施例中，所使 用的量度被称为"汉明距离"，其是对在两个比特串之间有所不同的比特 数目的测量。在维特比解码中，与分支相关联的量度可被计算为与该分支 相关联的奇偶比特和与包含该分支的栅格级相关联的所检测比特之间的汉 明距离。例如，第一栅格级(级t。与所检测比特"00"相关联。在第一 级中，顶部分支与奇偶比特"00"相关联。因为没有不同的比特，所以与 顶部分支相关联的汉明距离是零。相比之下，底部分支与奇偶比特"11" 相关联，这与所检测比特"00"相比具有两个不同的比特。因此，与底部 分支相关联的汉明距离是2。
另外，每个状态记住通向该状态的最低量度路径的路径量度。这种去 往特定状态的最低量度路径在此将被称为去往该状态的获胜路径。初始状 态具有路径量度零。从初始状态采用顶部分支，零路径量度加上零分支量 度得到t,时用于状态0的零路径量度。从初始状态采用底部分支，零路径 量度加上分支量度2得到t,时用于状态1的路径量度2。在时间t,，状态0具有最低累积量度。通过定义，具有最低累积量度的状态被认为是此时最 有可能的状态(或者"获胜状态")。因此，在时间t,，可以看到状态0 是获胜状态。在时间t2执行相同的计算，图4示出所检测信息402中的差 错使得在时间t2时得出了状态0和状态1之间在最低路径量度方面的平 分。因为时间t2的状态都不具有零路径量度，所以这是如下指示所检测
数据402在时间t2包含模糊性(ambiguity)。然而，检测器可能能够基于 随后检测的比特来解决该模糊性。
从图4的时间t3开始，可以看到，存在两个进入每个状态的分支。针 对时间t3的每个状态，路径量度计算选择提供最低路径量度的进入该状态
的分支。例如，两个分支在时间t;时进入状态0。顶部分支对应于路径量
度1+2 = 3，底部分支对应于路径量度3 + 1=4。因为顶部分支对应于较 低的路径量度，所以通过顶部分支的路径对应于去往时间13的状态0的获 胜路径。在这种情况下，顶部分支将被在此被称为"获胜分支"。相比之 下，较低的分支将被称为"失败分支"。 一般而言，可以存在多于两个进 入一个状态的分支。在这些分支当中，每个对应于最低路径量度的分支可 被称为获胜分支，其余分支可被称为失败分支。
再次参考图4，对时间t3的计算得出状态1和状态2之间在最低路径 量度方面具有平分。因此，在时间t3，状态1或状态2可以是时间t3的获 胜状态。对时间U的计算得出状态1独自具有最低路径量度。因此，可以 确定在时间U，状态1是获胜状态。为了确定得出时间U的获胜状态的通 过栅格的路径，可以从时间U的状态1对栅格进行向后遍历，每次选择获 胜分支(即，产生越来越小的路径量度的分支)，直到达到初始状态为 止。可以看到，执行这种向后遍历将会得到与图3B的编码路径相同的通 过栅格的路径。因此，解码器能够校正所检测数据402中的差错，并正确 地识别编码路径。可通过从初始状态到获胜状态顺次取得与获胜路径中的 分支相关联的用户比特来恢复用户信息(用户信息102，图l)。
在本发明的一个方面中，所公开的技术可以计算并存储在此将被称为 "路径量度差异"(PMD)的参数。分支的PMD被定义为该分支的路径 量度和去往同一目的地栅格状态的获胜分支的路径量度之间的差异。参考图5中的示例可以更容易地看出这种概念，图5示出时间t-l和时间t之间 发生的示例性栅格的一部分。在该图示中，在时间t-l，状态0具有路径量
度1，状态1具有路径量度3。从时间t-l的状态0到时间t的状态0的分 支具有分支量度2，并且对应于路径量度1+2 = 3。从时间t-l的状态1到 时间t的状态O的分支具有分支量度l，并且对应于路径量度3 + 1=4。顶 部分支对应于较小的路径量度，因此是获胜分支。底部分支是失败分支。 失败分支的PMD等于失败分支的路径量度(即，4)和获胜分支的路径量 度(即，3)之间的差异。在图5的示例中，底部分支的PMD是4一3 = 1。通过定义，获胜分支的PMD是0。如图5的示例所示，针对所有进入 特定状态的分支来逐个状态地计算PMD。进入特定状态的获胜分支的 PMD为0，并且进入该状态的失败分支的PMD是该失败分支的路径量度 与获胜分支的路径量度之间的差异。
图6示出对图4的栅格分支和路径量度的PMD计算。因为仅有进入 时间t,和t2的状态的一个分支，所以这些状态的PMD值是O，并且因此这 些分支默认是获胜分支。对PMD值的使用将在以下段落中变得清楚。
现在返回图4，尽管图4中的解码操作使得识别了正确的路径，但是 维特比解码在一些情形中可产生错误的路径。在这种情况下，识别交替路 径及其发生的似然性可能是有用的。在一个实施例中，通过在获胜状态开 始然后穿过栅格来回溯分支，可以识别交替路径。在一个实施例中，在第 一回溯分支选择时，可以选择失败分支，而不是选择获胜分支。由此，可 以选择获胜分支或失败分支来识别不同的交替路径。如先前关于路径量度 差异所述，获胜分支将具有的PMD是0，并且失败分支将具有大于0的 PMD。因此，使用PMD值可以是确定在回溯期间选择哪些分支的一种方 式。
图7A示出了根据图4的栅格结构的栅格的回溯部分。为了简化图 示，图7A未示出量度或路径量度差异。假定在解码之后，状态1是获胜 状态(未示出获胜路径)。向所示的栅格回溯部分应用上述回溯方法，在 从获胜状态回溯三个栅格级之后可以识别四条交替路径702-708。回溯级 的数目减去1将在此被称为"回溯深度"。栅格的回溯部分的边界处的栅格级将被称为"边界级"710。如图7A所示，用于所示栅格的回溯深度2
提供了从边界级710中的每个栅格状态到获胜状态的交替路径。因为边界 级710中的每个状态被交替路径覆盖，所以从此时起进一步回溯以识别更 多的交替路径可以提供越来越少的返回。然而，通过从获胜状态穿过获胜 分支进行回溯可识别更多的交替路径。在栅格可以包括更大数目的状态和/ 或更大数目的进入和退出每个状态的分支的其他实施例中，回溯深度可以 变化以适应这些栅格所需的交替路径数目。在一个实施例中，回溯深度和 所需的交替路径数目可以是预定的，以使得回溯操作将总是提供所需的交 替路径数目。
继续参考图7A，所示的栅格部分仅示出了栅格的回溯部分。栅格还 包括非回溯部分，这在图7B中示出。同一边界级710分开栅格的回溯部 分(图7A)和非回溯部分(图7B)。图8示出了整个栅格的示图。
根据本发明的一个方面并参考图7B，栅格的非回溯部分的一部分可 被存储在存储器或存储装置中。在一个实施例中，仅需要存储去往边界级 710中的每个状态的获胜路径的信息。不需要存储栅格的非回溯部分中的 失败路径。这是因为当边界级710前进一个栅格级时，去往新的边界级 (未示出)的获胜路径必须穿过图7B所示的现有获胜路径之一。如本文 上面所述，可利用路径量度差异来识别去往状态的获胜路径。具体而言， 具有路径量度差异0的路径是去往状态的获胜路径。
现在参考图8，示出了交替路径的完整路径。各个交替路径对应于用 户信息，可通过取得与路径分支相关联的用户比特来识别这些交替路径。 获胜路径(未示出)也对应于用户信息。根据本发明的一个方面，获胜路 径(未示出)的用户比特可以与交替路径的用户比特相比较以生成差错样 式。例如，假定获胜路径对应于用户比特"0011011"并且交替路径对应 于用户比特"0111101"。这些用户比特序列可被比较以形成差错样式， 在差错样式中，比特差异的位置由"1"符号示出且具有相同比特的位置 由"0"符号示出。因此，对于以上示例，差错样式是"0100110"。可以 使用直接的XOR (异或)运算来生成差错样式。
根据本发明的一个方面，交替路径及其相应的差错样式可与似然性值相关联。不同交替路径/差错样式的似然性值可被比较以确定哪些差错样式 更有可能发生。在本发明的一个方面中，交替路径/差错样式的似然性值可 以是交替路径和获胜路径之间的路径量度差异。在一个实施例中，通过对 与路径相关联的分支量度求和，可利用分支量度(例如图4)来计算路径 的路径量度。在计算了求和之后，可通过减去路径量度来计算获胜路径和 交替路径之间的路径量度差异。以这种方式计算，更高的似然性量度值可 以表明差错样式不那么可能发生。
根据本发明的一个方面，可利用PMD值来计算获胜路径和交替路径 之间的路径量度差异。具体而言，对与交替路径中的失败分支相对应的
PMD值求和提供了交替路径和获胜路径之间的路径量度差异。直观地说， 这提供了所需结果，因为栅格中稍后的PMD值已经考虑了先前的获胜分
支的分支量度。因此，当穿过交替路径进行回溯时，交替路径中的每个失 败分支表示路径量度差异中的递增增益。此外，因为交替路径的非回溯部
分仅包括获胜分支，所以仅需要对栅格的回溯部分中的失败分支的PMD 求和。然而，由于获胜分支的PMD是O，因此在某些实施例中，简单地对 所有与交替路径的回溯部分相对应的PMD值求和可能是更加高效的。可 以看到，利用PMD和来计算似然性量度比利用图4的分支量度来计算似 然性量度需要更少的操作。因此，使用PMD值的益处是计算时间和资源 的节省。
根据本发明的一个方面，可利用两个维特比 块来计算交替路径、差错 样式和似然性值。 一个示例性系统在图9中示出，其包括第一维特比块 922和第二维特比块924。第一维特比块922可以针对栅格的回溯部分中 的分支来计算路径量度差异，并且可以确定全局获胜路径并因此确定经解 码的信息。可通过第一维特比922中的相加-比较-选择(ACS)电路(未 示出)来计算路径量度差异。路径量度差异可被存储在路径量度差异存储 器920中，并且与获胜路径相对应的经解码比特可被存储在经解码比特存 储器910中。基于第一维特比块922所识别的每个栅格级中的获胜状态， 第二维特比块924可以执行回溯以识别交替路径。第二维特比块924可基 于交替路径的回溯部分、存储在第二维特比的路径存储器中的交替路径的非回溯部分以及存储在经解码比特存储器910中的经解码比特来生成差错
样式926。第二维特比块924也可以利用本文上面所述的存储在路径量度 差异存储器920中的PMD值来计算差错样式的似然性量度926。差错样式 和似然性量度一起也被在此称为"差错事件"。
在本发明的一个方面中，第二维特比块924除了识别交替路径之外， 还可基于各种消除标准来消除某些交替路径。例如，在一个实施例中，第 二维特比924可以包括量度阈值，并且可以消除似然性量度超过该阈值的 交替路径。在一个实施例中，第二维特比924可以包括一组感兴趣的预定 差错样式，并且可以仅保持那些产生与感兴趣的预定差错样式相同或类似 的差错样式的交替路径。在一个实施例中，第二维特比924可以消除包括 多于预定数目的失败分支的交替路径。其他的消除标准也是可能的，并且 考虑到可以使用其他消除标准。
差错事件可用于各种应用，下文稍后将结合图12来描述其中之一。 例如， 一些可利用差错事件的应用包括软Reed Solomon解码器，或者使用 比特的对数似然性比或码字校验子值的迭代可解码代码。
根据本发明的一个方面，图10-11示出了为栅格的非回溯部分中的获 胜路径存储信息的存储器。根据本发明的一个方面，每次边界级前进一个 栅格级时，存储器中的信息可被动态更新。参考图10，所示的存储器存储 去往边界级的状态的获胜路径的用户比特902-908。栅格的获胜路径和每 个交替路径必须具有与所存储的路径之一相对应的非回溯部分。因此，用 于获胜路径和任何交替路径的非回溯部分的用户比特902-908可被从存储 器直接取回。所取回的用户比特902-908然后可用于通过如上所述的XOR 运算来为非回溯部分生成差错样式。通过取得替代栅格路径的回溯部分和 经解码信息910的回溯部分的用户比特的差异，来确定差错事件的回溯部 分。在一个实施例中，存储器还可以存储栅格的回溯部分中的分支的 PMD值920。如本文上面所述，PMD值920可用于计算替代路径/差错事 件的似然性量度。不需要为栅格的非回溯部分存储PMD值，因为非回溯 部分中的所存储路径包括获胜分支，通过定义，这些获胜分支具有PMD 值0。现在参考图11，示出了本发明的一个方面，其中存储器包括栅格的获
胜路径的用户比特910和去往边界级的获胜路径的差错样式912-918，其 中针对栅格的获胜路径的用户比特910来维护每个差错样式。另外，每个
路径还可以包括差错样式奇偶校验子，差错样式奇偶校验子在栅格部分与 经奇偶编码的码字的开始对准时被初始化/复位，并且通过向在栅格前进时
进入到差错样式存储器中的差错样式比特应用单奇偶校验(SPC)操作而 被递归地更新，直到经奇偶编码的码字结束为止。将结合图12来更详细 地描述本发明的该方面。栅格的获胜路径和每个交替路径必须具有与去往 边界级的获胜路径之一相对应的非回溯部分。因此，用于任何交替路径的 非回溯部分的差错样式可被从存储器直接取回。这样，通过仅限制于栅格 的回溯部分而简化了差错样式计算。如前所述，图11的存储器还可以存 储栅格的回溯部分中的分支的PMD值920。
图IO的用户比特存储器和图11的差错样式存储器可以具有有限的路 径存储器长度。每次栅格前进时可以删减较旧的数据。这样，存储器可以 仅包含通向边界状态的路径的最近片段。路径存储器长度可被选择得足够 大，以使得所有路径几乎总是收敛到路径存储器内的相同栅格分支，从而 具有更长路径存储器长度的益处变得可忽略。
现在参考图12，示出了根据本发明一个方面的使用差错事件来执行纠 错的通信/存储系统。在所示实施例中，利用单奇偶校验(SPC)码来执行 纠错。应当注意，该奇偶校验码与上述基于栅格的编码器所生成的奇偶信 息是分开的。该奇偶校验码奇偶比特在被加到码字上时变成巻积编码器的 用户比特。在编码侧，用户比特1202被SPC编码器1204编码。SPC编码 器1204可基于块长度L来操作，使得L个用户比特1202被编码为群组。 SPC编码器1204可以生成奇偶比特(未示出)并将奇偶比特附到L个用 户比特上以形成L+l比特的码字。奇偶比特可被生成以例如使得码字具有 偶数奇偶差错校验子。码字被调制器1206调制并被传送到ISI信道1208。
在一些其他实施例中，可以使用多比特奇偶校验子，而非单比特奇偶 校验子。对于多比特奇偶校验子，代替确定奇数和偶数奇偶差错校验子， 校验子值可被基于奇偶校验矩阵来计算并且可以具有另外的可能值，此外，两个或更多个多比特奇偶校验子可被组合以形成组合的多比特奇偶校 验子。组合的多比特奇偶校验子比任何个体多比特奇偶校验子更有可能， 即，与任何个体多比特奇偶校验子相比，组合的多比特奇偶校验子可与更 小的差错事件量度相关联。
所示系统包括本文先前结合图9所述的双维特比系统。第一维特比检 测器1210计算路径量度差异并确定栅格的获胜路径。PMD值被存储在路
径量度差异存储器1212中，并且与获胜路径相关联的经解码比特被存储 在经解码比特存储器1214中。第二维特比1216执行回溯以找出交替路 径，基于交替路径和获胜路径来生成差错样式，并计算差错样式的似然性 值，如本文上面所述。
根据本发明的一个方面，差错事件被传送到差错事件处理器1218，差 错事件处理器1218基于似然性值来识别最有可能的差错事件1220。利用 最有可能的差错事件1220， SPC奇偶校正电路1222可以校正经解码比特 1214中的潜在差错以生成经校正比特1224。差错事件处理器1218可包括 比特软信息块1226，比特软信息块1226生成指示出经校正比特1224的可 靠性的软可靠性信息1228。将结合图14描述比特软信息块的一个实施 例。
参考SPC奇偶校正电路1222，电路1222可以处理经解码比特1224的 码字以确定码字的奇偶差错校验子。每个码字例如应当具有偶数/零奇偶差 错校验子。如果奇偶差错校验子不是偶数(即，是奇数或1)，则SPC奇 偶校正电路1222将需要翻转(flip)码字中的奇数个比特以产生偶数奇偶 差错校验子。根据本发明的一个方面，SPC奇偶校正电路1222可基于具 有奇数奇偶性的最有可能的差错事件1220来确定翻转哪些比特。换言 之，SPC奇偶校正电路1222可以选择具有奇数奇偶差错校验子的差错事 件1220。所选差错样式可用于根据差错事件来翻转码字中的比特，以在码 字中产生偶数奇偶差错校验子。
可通过发现差错事件处的栅格的时间索引来确定差错事件在码字中的 位置。例如，在栅格索引5处发现的差错事件具有码字位置5。在每个码 字中，可以存在多个具有所需奇偶差错校验子的候选差错事件。在该实施例中，选择具有最小差错事件量度的差错事件并且放弃其他差错事件。这 样，当可能与码字重叠的所有差错事件被评估并且它们的量度被比较时， 执行奇偶校正(即，对每个码字但不对每个差错事件执行奇偶校正)。在 一些实施例中，在差错事件具有多个比特并且这些比特中的一些在码字边 界外部的情况下，差错事件的外部部分将对奇偶校正没有贡献，除非该外 部部分不改变相邻码字的校验子。
根据本发明的一个方面并同样参考图11，差错样式的非回溯部分的奇 偶差错校验子(也称为"差错奇偶")可被保持在存储器中。该存储的奇 偶差错校验子可用于更加快速地计算差错事件的奇偶差错校验子。每次边 界级前进一个栅格级时，所存储的奇偶差错校验子可被基于新的差错样式 比特来更新。然而，每当一个码字结束和另一个码字开始时，所存储的奇 偶差错校验子可被复位为0。为了计算与前一码字相对应的交叉边界差错 事件的奇偶，在栅格前进到新的码字边界之后仍然需要前一码字的所存储 的差错事件校验子，从而存储器中需要差错事件奇偶校验子的两个拷贝， 一个用于前一码字， 一个用于当前码字。这两组奇偶校验子比特记录/跟踪 差错事件的非回溯部分对当前码字的差错事件校验子和前一码字的差错事 件校验子的贡献。这两组差错事件奇偶比特的角色在栅格跨越码字边界前 进时交替。
根据本发明的一个方面，结合SPC奇偶校正，差错事件可以跨越多于 一个码字。在一个实施例中，用于多于一个码字的差错事件可被存储在存 储器或存储装置中以适应这些情形。因为差错事件可能与多个码字重叠， 所以可能需要用于不同码字的多个差错事件奇偶计算处理器和差错事件量 度比较器。对于每个码字，找出具有所需奇偶差错校验子值的最有可能的 差错事件(即，具有最小量度的差错事件)。
根据本发明的一个方面，可在所检测的比特上而非用户比特上来定义 差错事件。也就是说，第一维特比计算获胜路径以检测用户比特的获胜路 径序列。所检测比特的该获胜路径序列和沿着替代路径的比特之间的差异 定义差错事件。
根据本发明的一个方面，对于ISI信道，没有编码器或解码器。换言之，用户比特与经编码比特相同并且栅格中没有奇偶比特。对于ISI信道 上使用的巻积码栅格，对于每个栅格分支可以存在三个不同变量，栅格输 入(用户比特)、栅格输出比特(奇偶比特或经编码比特)以及所传送的 (一个或多个)ISI信号。每个分支可以对应于多个输入/输出/信号。
现在参考图14，示出了为经校正的比特生成可靠性量度的比特软信息
电路1226的一个实施例。在所示实施例中，用于比特的可靠性量度1410
可以是与指示出该比特存在差错的任何差错事件相关联的最小似然性值。
例如，假定该电路在计算比特位置k的可靠性量度1410并且在时间t生成
的N个差错样式et,t、 et，2.....et，N覆盖比特位置k。对于所有在比特位置
k中包括差错掩码"1"的差错样式，比较与这些差错样式相关联的似然性 值，并且选择最低似然性值(即，最有可能的差错事件)以设置/更新比特 位置k的可靠性量度。该操作是由一系列的复用器1402-1406执行的，其 中复用器的数目与每个时间单位生成的差错样式的数目相同。每个复用器 的控制输入是比特位置k的差错样式掩码值，例如 (k)。每个复用器的 "1"输入是与控制复用器的差错样式相关联的似然性值，例如mt，,，每个 复用器的"0"输入是默认最大值。N路最小值找出电路1408产生最小复 用器输出作为比特可靠性量度1410。 一般而言，更大的可靠性量度值指示 出更可靠的检测，并且更小的可靠性量度值指示出更模糊的检测。
作为示例，假定在每个栅格时间t生成N个差错样式，并且每个差错 样式包括K个比特位置。在这种情形中，比特可靠性量度可以比较每个时 间单位的N个似然性值，并且L个时间单位将覆盖该比特位置。因此，单 个比特位置的可靠性量度将比较N*L个似然性值。
差错事件和比特可靠性量度可用于除SPC奇偶校正之外的各种应用。 例如， 一些可以利用差错样式和比特可靠性量度的应用包括软Reed Solomon解码器，或者使用比特的对数似然性比或码字校验子值的迭代可 解码代码。在另一示例中，所公开的发明的各方面可应用于奇偶码字校验 子，其中校验子是根据代码的奇偶校验矩阵和所检测的比特序列而计算 的。所公开的发明的各方面可应用于以下系统在该系统中，仅全零校验 子是正确的，或者非全零校验子值也可以是正确的。不同的差错事件可将码字破坏为不同的校验子值，并且相应的差错事件量度(或者差错事量度 的组合)可用于评估每个可能的奇偶校验子的可能性如何。产生特定奇偶 校验子值的最小的量度差错事件或者差错事件组合指示出该奇偶校验子的 似然性。因此，图9的差错事件生成系统和图12的差错处理器可用在除 这里描述的那些应用和情形之外的应用和情形中。
现在参考图13A-13G,示出了本发明的各种示例性实现方式。
现在参考图13A,本发明可被实现在硬盘驱动器1000中。本发明可 以实现信号处理和/或控制电路的任一者或两者，这总地在图13A的1002 处标识出。在一些实现方式中，HDD 1000中的信号处理和/或控制电路 1002禾n/或其他电路(未示出)可以处理数据、执行编码和/或加密、执行 计算和/或对输出到/接收自磁存储介质1006的数据格式化。
HDD 1000可以经由一个或多个有线或无线通信链路1008来与诸如计 算机之类的主机设备(未示出)、诸如个人数字助理、蜂窝电话、媒体或 MP3播放器等的移动计算设备和/或其他设备通信。HDD IOOO可以连接到 存储器1009，存储器1009例如是随机存取存储器(RAM)、诸如闪存之 类的低等待时间非易失性存储器、只读存储器(ROM)和/或其他合适的 电子数据存储装置。
现在参考图13B，本发明可被实现在数字通用盘(DVD)驱动器1010 中。本发明可以实现DVD驱动器1010的信号处理和/或控制电路的任一者 或两者(总地在图13B的1012处标识出)和/或海量数据存储装置。DVD 1010中的信号处理禾n/或控制电路1012和/或其他电路(未示出)可以处理 数据、执行编码和/或加密、执行计算和/或对读取自/写入到光存储介质 1016的数据格式化。在一些实现方式中，DVD 1010中的信号处理和/或控 制电路1012和/或其他电路(未示出)也可以执行其他功能，例如编码和/ 或解码和/或任何其他与DVD驱动器相关的信号处理功能。
DVD驱动器IOIO可以经由一个或多个有线或无线通信链路1017来与 诸如计算机、电视或其他设备之类的输出设备(未示出)通信。DVD 1010可以与以非易失性方式存储数据的海量数据存储装置1018通信。海 量数据存储装置1018可以包括硬盘驱动器(HDD) 。 HDD可以具有图13A所示的配置。HDD可以是包括一个或多个直径小于大约1.8"的盘片的 小型HDD。 DVD 1010可以连接到存储器1019，存储器1019例如是 RAM、 ROM、诸如闪存之类的低等待时间非易失性存储器和/或其他合适 的电子数据存储装置。
现在参考图13C，本发明可被实现在高清晰度电视(HDTV) 1020 中。本发明可以实现HDTV 1020的信号处理和/或控制电路的任一者或两 者(总地在图13C的1022处标识出)、WLAN接口和/或海量数据存储装 置。HDTV 1020接收有线或无线格式的HDTV输入信号，并生成用于显 示器1026的HDTV输出信号。在一些实现方式中，HDTV 1020的信号处 理和/或控制电路1022和/或其他电路(未示出)可以处理数据、执行编码 和/或加密、执行计算、格式化数据和/或执行可能需要的任何其他类型的 HDTV处理。
HDTV 1020可以与以非易失性方式存储数据的海量数据存储装置 1027 (例如光和/或磁存储设备)通信。至少一个HDD可以具有图13A所 示的配置，并且/或者至少一个DVD可以具有图13B所示的配置。HDD可 以是包括一个或多个直径小于大约1.8"的盘片的小型HDD。 HDTV 1020 可以连接到存储器1028，存储器1028例如是RAM、 ROM、诸如闪存之 类的低等待时间非易失性存储器和/或其他合适的电子数据存储装置。 HDTV 1020还可以支持经由WLAN网络接口 1029而与WLAN的连接。
现在参考图13D，本发明实现车辆1030的控制系统、车辆控制系统 的WLAN接口和/或海量数据存储装置。在一些实现方式中，本发明可以 实现动力系控制系统1032，动力系控制系统1032从诸如温度传感器、压 力传感器、旋转传感器、气流传感器或者任何其他合适的传感器之类的一 个或多个传感器接收输入，并且/或者生成诸如引擎操作参数、传送操作参 数和/或其他控制信号之类的一个或多个输出控制信号。
本发明也可被实现在车辆1030的其他控制系统1040中。控制系统 1040可以类似地从输入传感器1042接收信号并且/或者向一个或多个输出 设备1044输出控制信号。在一些实现方式中，控制系统1040可以是防抱 死致动系统(ABS)、导航系统、远程信息系统、车辆远程信息系统、航道偏离系统、自适应巡航控制系统、车辆娱乐系统(例如立体声、DVD、 光盘)等的一部分。仍然考虑其他实现方式。
动力系控制系统1032可以与以非易失性方式存储数据的海量数据存
储装置1046通信。海量数据存储装置1046可以包括光和/或磁存储设备， 例如硬盘驱动器HDD禾n/或DVD。至少一个HDD可以具有图13A所示的 配置，并且/或者至少一个DVD可以具有图BB所示的配置。HDD可以是 包括一个或多个直径小于大约1.8"的盘片的小型HDD。动力系控制系统 1032可以连接到存储器1047，存储器1047例如是RAM、 ROM、诸如闪 存之类的低等待时间非易失性存储器和/或其他合适的电子数据存储装置。 动力系控制系统1032还可以支持经由WLAN网络接口 1048而与WLAN 的连接。控制系统1040也可以包括海量数据存储装置、存储器和/或 WLAN接口 (都未示出)。
现在参考图13E，本发明可被实现在蜂窝电话1050中，蜂窝电话 1050可以包括蜂窝天线1051。本发明可以实现蜂窝电话1050的信号处理 和/或控制电路的任一者或两者(总地在图13E的1052处标识出)、 WLAN接口和/或海量数据存储装置。在一些实现方式中，蜂窝电话1050 包括麦克风1056、音频输出1058 (例如扬声器和/或音频输出插口)、显 示器1060和/或输入设备1062 (例如小键盘、点选设备、语音致动和/或其 他输入设备)。蜂窝电话1050中的信号处理和/或控制电路1052和/或其 他电路(未示出)可以处理数据、执行编码和/或加密、执行计算、格式化 数据和/或执行其他蜂窝电话功能。
蜂窝电话1050可以与以非易失性方式存储数据的海量数据存储装置 1064通信，海量数据存储装置1064例如是光和/或磁存储设备，例如硬盘 驱动器HDD和/或DVD。至少一个HDD可以具有图13A所示的配置，并 且/或者至少一个DVD可以具有图13B所示的配置。HDD可以是包括一个 或多个直径小于大约1.8"的盘片的小型HDD。蜂窝电话1050可以连接到 存储器1066，存储器1066例如是RAM、 ROM、诸如闪存之类的低等待 时间非易失性存储器和/或其他合适的电子数据存储装置。蜂窝电话1050 还可以支持经由WLAN网络接口 1068而与WLAN的连接。现在参考图BF，本发明可被实现在机顶盒1080中。本发明可以实现
机顶盒1080的信号处理和/或控制电路的任一者或两者(总地在图13F的 1084处标识出)、WLAN接口和/或海量数据存储装置。机顶盒1080从诸 如宽带源之类的源接收信号，并输出适合于显示器1088的标准和/或高清 晰度音频/视频信号，显示器1088例如是电视和/或监视器和/或其他视频和 /或音频输出设备。机顶盒1080的信号处理和/或控制电路1084和/或其他 电路(未示出)可以处理数据、执行编码和/或加密、执行计算、格式化数 据和/或执行其他机顶盒功能。
机顶盒1080可以与以非易失性方式存储数据的海量数据存储装置 1090通信。海量数据存储装置1090可以包括光和/或磁存储设备，例如硬 盘驱动器HDD和/或DVD。至少一个HDD可以具有图13A所示的配置， 并且/或者至少一个DVD可以具有图13B所示的配置。HDD可以是包括一 个或多个直径小于大约1.8"的盘片的小型HDD。机顶盒1080可以连接到 存储器1094，存储器1094例如是RAM、 ROM、诸如闪存之类的低等待 时间非易失性存储器和/或其他合适的电子数据存储装置。机顶盒1080还 可以支持经由WLAN网络接口 1096而与WLAN的连接。
现在参考图13G,本发明可被实现在媒体播放器1100中。本发明可 以实现媒体播放器1100的信号处理和/或控制电路的任一者或两者(总地 在图13G的1104处标识出)、WLAN接口和/或海量数据存储装置。在-一 些实现方式中，媒体播放器1100包括显示器1107和/或诸如小键盘、触摸 板等的用户输入1108。在一些实现方式中，媒体播放器1100可以经由显 示器1107和/或用户输入1108来采用图形用户界面(GUI)，图形用户界 面通常采用菜单、下拉菜单、图标和/或点击接口。媒体播放器1100还包 括诸如扬声器和/或音频输出插口之类的音频输出1109。媒体播放器1100 的信号处理和/或控制电路1104和/或其他电路(未示出)可以处理数据、 执行编码和/或加密、执行计算、格式化数据和/或执行其他媒体播放器功 能。
媒体播放器1100可以与以非易失性方式存储诸如经压縮的音频和/或 视频内容之类的数据的海量数据存储装置1110通信。在一些实现方式中，经压縮的视频文件包括遵从MP3格式或者其他合适的压缩音频和/或 视频格式的文件。海量数据存储装置可以包括光和/或磁存储设备，例如硬
盘驱动器HDD和/或DVD。至少一个HDD可以具有图13A所示的配置， 并且/或者至少一个DVD可以具有图13B所示的配置。HDD可以是包括一 个或多个直径小于大约1.8"的盘片的小型HDD。媒体播放器1100可以连 接到存储器1U4，存储器1114例如是RAM、 ROM、诸如闪存之类的低 等待时间非易失性存储器和/或其他合适的电子数据存储装置。媒体播放器 1100还可以支持经由WLAN网络接口 1116而与WLAN的连接。除了上 述实现方式之外仍然考虑其他实现方式。
因此，迄今为止描述了用于识别与基于栅格的检测/解码有关的潜在差 错位置、样式和似然性的系统和方法。所公开的技术还为所检测/解码的比 特产生软信息。可利用诸如数字电路、模拟电路和/或具有可编程指令的处 理器体系结构之类的手段来实现所公开的电路、部件和方法。另外，存储 信息或承载信号的部件和/或方法可基于电、光和/或磁技术来操作，并且 可以包括诸如触发器、锁存器、随机存取存储器、只读存储器、CD、 DVD、盘驱动器或者其他存储或存储器装置之类的设备。所公开的实施例 和说明是示例性的，并不限制由所附权利要求限定的所公开的技术的范 围。
权利要求
1.一种用于为经解码比特生成可靠性量度的方法，该方法包括接收与所述经解码比特相关联的多个差错样式；针对每个差错样式中的每个比特，提供指示出该比特中的差错的似然性的似然性值；以及从所有的所述多个差错样式确定每个比特的最小似然性值。
2. 如权利要求1所述的方法，还包括针对覆盖每个比特的每个时间单 位来计算该比特的可靠性量度。
3. 如权利要求1所述的方法，其中，对于未被检测到差错的每个差错 样式中的每个比特，所述似然性值包括默认值。
4. 如权利要求.l所述的方法，其中，比特的小可靠性量度值指示出与该比特相关联的差错事件的增大的似然性。
5. 如权利要求1所述的方法，还包括生成用于奇偶校验校正的奇偶校验子值的可靠性量度。
6. 如权利要求1所述的方法，其中，所述似然性值是基于路径量度差 异计算的。
7. 如权利要求1所述的方法，还包括检测先前基于栅格所编码的信息以提供所检测信息； 基于所述栅格对所检测信息进行解码以提供经解码信息，其中所述经 解码信息对应于在获胜状态处结束的穿过所述栅格的获胜路径；识别在所述获胜状态处结束的穿过所述栅格的至少一个交替路径；以及基于所述获胜路径和所述至少一个交替路径之一来生成潜在差式。
8. —种用于为经解码比特生成可靠性量度的系统，该系统包括 接收器，该接收器接收与所述经解码比特相关联的多个差错样式，并提供似然性值，该似然性值指示出每个差错样式中的每个比特的差错的似 然性；以及N路最小值找出电路，该N路最小值找出电路从所有的所述多个差错 样式确定每个比特的最小似然性值。
9. 如权利要求8所述的系统，其中，所述系统还可操作来针对覆盖每 个比特的每个时间单位来计算该比特的可靠性量度。
10. 如权利要求8所述的系统，其中，对于未被检测到差错的每个差错样式中的每个比特，所述似然性值包括默认值。
11. 如权利要求8所述的系统，其中，比特的小可靠性量度值指示出 与该比特相关联的差错事件的增大的似然性。
12. 如权利要求8所述的系统，其中，所述系统还可操作来生成用于 奇偶校验校正的奇偶校验子值的可靠性量度。
13. 如权利要求8所述的系统，其中，所述似然性值是基于路径量度 差异计算的。
14. 如权利要求8所述的系统，其中，所述系统还包括检测器，该检测器检测先前基于栅格所编码的信息以提供所检测信必5解码器，该解码器基于所述栅格对所检测信息进行解码以提供经解码 信息，其中所述经解码信息对应于在获胜状态处结束的穿过所述栅格的获胜路径；差错事件生成器，该差错事件生成器识别在所述获胜状态处结束的穿 过所述栅格的至少一个交替路径，并基于所述获胜路径和所述至少一个交 替路径之一来生成潜在差错样式。
15. —种用于为经解码比特生成可靠性量度的系统，该系统包括 用于接收与所述经解码比特相关联的多个差错样式的装置； 针对每个差错样式中的每个比特，用于提供似然性值的装置，该似然性值指示出该比特中的差错的似然性；以及用于从所有的所述多个差错样式确定每个比特的最小似然性值的装置。
16. 如权利要求15所述的系统，还包括用于针对覆盖每个比特的每个 时间单位来计算该比特的可靠性量度的装置。
17. 如权利要求15所述的系统，其中，对于未被检测到差错的每个差 错样式中的每个比特，所述似然性值包括默认值。
18. 如权利要求15所述的系统，其中，比特的小可靠性量度值指示出 与该比特相关联的差错事件的增大的似然性。
19. 如权利要求15所述的系统，其中，还包括用于生成用于奇偶校验校正的奇偶校验子值的可靠性量度的装置。
20. 如权利要求15所述的系统，其中，所述似然性值是基于路径量度 差异计算的。
21. 如权利要求15所述的系统，还包括用于检测先前基于栅格所编码的信息以提供所检测信息的装置； 用于基于所述栅格对所检测信息进行解码以提供经解码信息的装置，其中所述经解码信息对应于在获胜状态处结束的穿过所述栅格的获胜路径；用于识别在所述获胜状态处结束的穿过所述栅格的至少一个交替路径 的装置；以及用于基于所述获胜路径和所述至少一个交替路径之一来生成潜在差错 样式的装置。
全文摘要
所公开的技术提供了用于在基于栅格的解码或检测的背景下为所解码或检测的比特确定可靠性量度的方法和系统。可靠性量度是从解码或检测栅格中的获胜路径和替代路径之间的路径量度差异获得的。可通过双维特比系统来执行解码或检测，其中第一维特比确定路径量度差异和最大似然性路径，第二维特比通过回溯来确定替代路径和可靠性量度。
文档编号H03M13/41GK101542914SQ200780043023
公开日2009年9月23日 申请日期2007年9月20日 优先权日2006年9月20日
发明者吴子宁, 娄修浩, 杨少华, 格雷戈里·伯德 申请人:马维尔国际贸易有限公司