专利名称：一种带占空比调整的高速宽范围多模可编程分频器的制作方法
技术领域：
本发明涉及一种分频器的设计，特别涉及高速宽范围多模可编程分频器设计的技术 领域，具体为一种带占空比调整的高速宽范围多模可编程分频器。
背景技术：
高性能可编程分频器在射频、高速数字集成电路中都有着广泛的应用。高的工作频 率、宽的分频比范围、低功耗、大驱动能力等等通常是系统对分频器的一般要求。2000 年7月，发表在IEEE《固态电路杂志》(JSSC)第1039页至第1045页的《A Family of Low-Power Truly Modular Programmable Dividers in Standard 0.35_um CMOS Technology》 一文，公开了一种高速低功耗宽分频比范围的可编程分频器电路结构。然 而由于电路结构的自身原因，其输出信号的脉冲宽度仅为输入信号周期的2到3倍。若 输入信号的频率越高，则脉冲宽度就越窄，驱动能力就越弱，这一缺点限制了其应用范 围。
2007年12月，IET的《器件、电路与系统》第485页至第493页的《Efficient driving-capability programmable frequency divider with a wide division ratio range》 一文对上述电路结构进行了改进，获得了占空比接近50%的输出信号。但是该 篇文章采用两种方案相结合的方法来调整占空比，额外增添了多位半加器以及许多门电 路，增加了电路的复杂程度，也增加了功耗。
发明内容
本发明要解决的技术问题是现有的可编程分频器输出信号脉冲宽度受工作频率影 响，工作频率越高，输出脉冲宽度越窄，这样随着分频比的增大，占空比急剧减小，驱 动能力受到限制。
本发明的技术方案是 一种带占空比调整的高速宽范围多模可编程分频器，包括由 级联的2/3分频单元和用于拓展分频比范围的一系列或门所组成的主分频级，由所需分
频比的最大值确定2/3分频单元的总个数"2"《最大分频比< 2"+l，由最小分频比值
确定无需向前串接或门的2/3分频单元个数w': 2"'《最小分频比< 2"'+'，还包括控制 级和输出级电路
控制级由W-n'+l级两输入与门组成，各级与门的第一输入端连接主分频级中对应 2/3分频单元的模式控制信号输出端Mo，第二输入端连接后一级2/3分频单元的置数端
P;
输出级由W-n'级两输入或门组成，其第一级或门的两个输入端依次连接控制级中 第一、二级与门的输出端，第二级及后级各或门的第一输入端连接控制级中对应级的与
门输出端，第二输入端连接前一级或门的输出端；最后一级两输入或门的输出即为分频 器最后的输出/。ut。
本发明的进一步改进为主分频级从第w'-l级开始采用改进型2/3分频单元串接， 所述改进型2/3分频单元包括三个两输入与门、四级D锁存器、 一触发信号输入端Fin、 一模式控制信号输入端Mi、 一置数端P、 一触发信号输出端Fo、及一模式控制信号输 出端Mo,其输出触发信号Fo从第一级D锁存器的Q端引出，这样相比现有的传统2/3 分频单元，输出触发信号发生了改变，使得后级被触发的2/3分频单元模式控制输出信 号Mo的脉冲宽度能够跟随分频比的变化而变化。
本发明优选控制级从主分频级的第w'级2/3分频单元开始与主分频级连接。 本发明中主分频级的设计使得自第"'级及以后各级2/3分频单元的Mo信号的高电 平宽度随分频比变化而变化，以避免因脉冲宽度恒定而导致的分频比增大后占空比严重 降低的情况；控制电路用于屏蔽无效的2/3分频单元的Mo信号；输出级则是从正常工 作中的2/3分频单元中取出Mo信号脉冲宽度最宽的一级，并将其Mo信号作为输出信号， 这样就增大且稳定了输出信号的占空比。
本发明的带占空比调整的高速宽范围多模可编程分频器，采用两种不同结构的 2/3分频单元，保证了传统的2/3分频单元级联的高速特性，又增加了输出信号的脉冲 宽度，消除了输入信号周期对输出信号脉冲宽度的影响。只增加少量的与门和或门作为 控制级和输出级，提高了输出信号的占空比，使得占空比控制在33.3%_66.6%之间，大
大提高了分频器的驱动能力。当分频比为2"时，占空比为50%;当分频比为2"-l时，
占空比随着n的增大越趋近于50%;在特定的分频比下，呈现出极限情况时的占空比 为33.3%或66.6%，相比常见的高速宽范围可编程分频器，驱动能力得到了大大提高。
图1为常见高速低功耗宽范围的任意可编程分频器。 图2(a)为传统的2/3分频单元。
图2(b)为本发明中的2/3分频单元。
图3(a)为三个传统2/3分频单元级联后的仿真波形。
图3(b)为三个本发明的2/3分频单元级联后的仿真波形。
图4为本发明的带占空比调整的高速宽范围多模可编程分频器。
图5为常见的高速低功耗宽范围任意可编程分频器的输出波形。
图6为本发明的带占空比调整的高速宽范围多模可编程分频器的输出波形。
具体实施例方式
下面结合附图与具体实施方式
对本发明作进一步详细描述。
现有技术中的高速宽范围可编程分频器采用传统的2/3分频单元级联，模式控制输 出信号Mo只需逐级前馈，因而具有较强的速度优势，另外通过级间串接或门网络并增 加一路置数端，扩大了分频比范围，使其成为一种任意可编程分频器，如图l，根据所
需分频比的最大值确定2/3分频单元的总个数w: 2"《最大分频比< 2"+1，再根据最小
分频比值确定无需向前串接或门的2/3分频单元个数"'2"'《最小分频比< 2"'+1，各 2/3分频单元串接，只有前"'-1级2/3分频单元的模式控制信号输入端Mi直接连接于 后一级分频单元的模式控制信号输出端Mo，其余单元之间串接一两输入或门，或门的 第一输入端连接后一级单元的模式控制信号输出端Mo，第二输入端连接各置数端信号 经过逻辑门网络后对应信号的反信号，该或门的输出连接前一级2/3分频单元的模式控 制信号输入端Mi，最后一级2/3分频单元的模式控制信号输入端Mi外接模式控制信号； 另外级间串接的或门网络为自最后一级2/3分频单元起向前串接或门，第一级或门的 第一输入端连接最后一级2/3分频单元的置数端《_,，第二输入端连接外加控制端尸 ，
该或门的输出端连接后一级或门的第二输入端，其反信号连接对应2/3分频单元之间串 接的两输入或门的第二输入端，其余或门网络的各级两输入或门的第一输入端连接对应 2/3分频单元的置数端P,或门网络的最后一级两输入或门的输出端，只将其反信号连 接对应2/3分频单元之间串接的两输入或门的第二输入端。此种结构由于其高速低功耗 及便利的版图设计等优点，得到了广泛的应用。但是由于大范围分频比的要求，输出信 号/。ut只能从第二或第三级的模式控制信号输出端Mo引出，而此种情况下的输出脉冲宽 度较窄，因而驱动能力有限，在大电容负载情况下则不能很好的工作。为了拓宽其应用 范围，迫切地需要提高其输出信号的占空比。
图2(a)为传统2/3分频单元示意图，图2(b)为本发明中的改进型2/3分频单元示 意图。传统2/3分频单元30和改进型2/3分频单元20均具有一触发信号输入端Fin、 一模式控制信号输入端Mi、 一置数端P、 一触发信号输出端Fo、及一模式控制信号输 出端Mo，触发信号输出端Fo连接于后一级分频单元的触发信号输入端Fin，置数端P 用以接受除数信号，以选择该分频单元进行除2或除3工作模式，第一级2/3分频单元 的触发信号输入端Fin连接来源脉冲。传统2/3分频单元30的触发信号输出端Fo由第
二级D触发器31的g端引出。本发明中的改进型2/3分频单元20与传统2/3分频单元
30相似，包含三个两输入与门、四级D锁存器、三个输入端及两个输出端，分别为 触发信号输入端Fin 21、模式控制信号输入端Mi 23、置数端P 25、触发信号输出端 Fo 22、及模式控制信号输出端Mo 24，但其触发信号输出端Fo 22从第一级D锁存器 26的Q端引出，再作为下一级2/3分频单元的输入触发信号，这样使得后级被触发的 2/3分频单元模式控制输出信号Mo的脉冲宽度跟随分频比的变化而变化。而分频器的 输出信号跟2/3分频单元的模式控制输出信号Mo信号相关，因而直接改善了输出信号 的脉冲宽度，从而可以达到提高输出信号占空比的目的。
图3(a)为三级传统2/3分频单元构成的分频器仿真波形图，图3(b)为采用本发明 中的改进型2/3分频单元级联后的仿真结果。由图3(a)不难发现传统2/3分频单元级 联的结果是提供输出信号/。ut的第N级2/3分频单元的模式控制输出信号Mo的脉冲宽度
为输入信号周期的2^W咅，而现有技术中为满足大分频比范围的要求，只能从前几级的 2/3分频单元Mo信号中选择一个做为输出信号/。ut，这样N值较小，导致输出信号/。ut 的脉冲宽度很窄，而且若分频器的工作频率越高，输入信号周期越短，则输出信号脉冲 宽度就越窄，这一缺点严重限制了其驱动能力。从图3 (b)可以看出，各级改进型2/3 分频单元的模式控制输出信号Mo的脉冲宽度与具体的分频比值有关，假设有"级2/3 分频单元正常工作，则有如下公式
第"级Mo信号脉冲宽度<formula>formula see original document page 6</formula>所以可得输出信号占空比为
<formula>formula see original document page 6</formula>
根据上述两公式可以计算出任意分频比下的Mo信号脉冲宽度和占空比大小，考虑极限
情况即可知占空比被控制在33.3% 66.6%。下面就是考虑如何将最后一级，即第"级
2/3分频单元的模式控制输出信号Mo引出(它的脉冲宽度最宽)，以作为分频器的输出 信号。
图4为本发明的带占空比调整的高速宽范围多模可编程分频器电路示意图，它包含 主分频级IO、控制级11和输出级12。主分频级IO结构即为常见的高速多模可编程分 频器结构，但作为改进，其中部分2/3分频单元采用本发明设计的改进型结构。采用改 进型2/3分频单元20串接时，Mo信号前馈所允许的最大延时时间略小于原结构，所以 前几级的2/3分频单元仍采用传统2/3单元30。根据最小分频比确定的"'，可知从第 "'-l级采用本发明中的改进型2/3分频单元20最为合适。控制级ll由多级与门组成， 一共为"-w'+l级，相比主分频级IO中串接的或门级数多一级，各级与门的第一输入端 连接对应2/3分频单元20的模式控制信号输出端Mo，第二输入端连接后一级2/3分频 单元的置数端P，也就是说只有当后级置数端信号为高时，当前级的Mo信号才被选通。 根据主分频级IO的工作原理，若尸"_2为最后一个被置高的位，则从第"-2级及向前的
所有2/3分频单元均正常工作，其向后的单元第w-l级和第w级2/3分频单元虽工作， 但是输出信号无效，由于此时它们的后一级置数端信号皆为低，所以通过控制级11的 与门后，它们的输出信号均会被屏蔽掉。而在所有正常工作的2/3分频单元中，各级的 模式控制输出信号Mo皆为同一频率，即目标频率，由图3(b)可知，随着所处级数的 增加，Mo信号脉冲宽度也增大，所以最后一级正常工作的2/3分频单元的脉冲宽度最 大，理所当然成为输出信号/。ut的最佳选择。如何选出我们所想得到的信号，输出级12 的设计解决了这一问题。输出级12虽然是由多级两输入或门级联而成，其整体功能仍 然是将控制级11中各级与门的输出进行或逻辑，等同于一个多输入或门的功效，只是 从设计的方便性角度考虑，采用两输入或门级联的方式。由图3 (b)可以发现，不仅 级数越高Mo信号脉冲宽度越宽，而且后一级的脉冲完全覆盖了当前级的脉冲，基于这 一特性，控制级11各级与门的输出经过输出级12或逻辑后即得到最后一级正常工作的 2/3分频单元的脉冲信号Mo，做为分频器最后的输出/。ut13，此即为本发明的工作原理。 本发明的主分频级可以全部采用传统2/3分频单元，也可以全部采用改进型2/3分 频单元，如果单纯的使用传统2/3单元，输出信号占空比可以提高到25% 50%;如 果均采用改进型的单元结构，则允许的最大延时值相比传统结构要稍小些，但是这种影 响只有在非常高速(即触发信号周期很小)时才会产生影响。由于在电路结构中，越靠 前的2/3分频单元工作速度越高，所以应该赋予其延时范围稍大些；另外，自第"'-l级 及向前的2/3分频单元，它们的Mo信号并不需要，因而没有必要也换成改进型结构，
这样还有利于保持高速的优势，也是本发明选择主分频级从第n'-l级开始采用改进型 2/3分频单元串接的原因。
图5为常见的高速低功耗宽范围任意可编程分频器的输出波形，图6为本发明的带 占空比调整的高速宽范围多模可编程分频器的输出波形。从图中可以看出，本发明分频 器的输出信号占空比远远大于原结构输出信号的占空比，技术效果明显。
综上所述，本发明有如下技术特征(1)电路结构简单只在原结构基础上增加了 一排与门和或门；(2)功耗低所增加的门电路均工作在输出信号频率，也即最低频率， 因而几乎不增加功耗；(3)效果显著能够很好的将占空比控制在33.3%~66.6%之间， 增强了分频器的驱动能力。
本发明的带占空比调整的高速宽范围多模可编程分频器电路的制作，可以通过现有 技术的CMOS工艺实现。
权利要求
1.一种带占空比调整的高速宽范围多模可编程分频器，包括由级联的2/3分频单元和用于拓展分频比范围的一系列或门所组成的主分频级(10)，由所需分频比的最大值确定2/3分频单元的总个数n2n≤最大分频比＜2n+1，由最小分频比值确定无需向前串接或门的2/3分频单元个数n′2n′≤最小分频比＜2n′+1，其特征是还包括控制级(11)和输出级(12)电路控制级(11)由n-n′+1级两输入与门组成，各级与门的第一输入端连接主分频级(10)中对应2/3分频单元的模式控制信号输出端Mo，第二输入端连接后一级2/3分频单元的置数端P；输出级(12)由n-n′级两输入或门组成，其第一级或门的两个输入端依次连接控制级(11)中第一、二级与门的输出端，第二级及后级各或门的第一输入端连接控制级(11)中对应级的与门输出端，第二输入端连接前一级或门的输出端；最后一级两输入或门的输出即为分频器的最后输出fout(13)。
2、 根据权利要求1所述的一种带占空比调整的高速宽范围多模可编程分频器，其 特征是主分频级(10)从第w'-l级开始采用改进型2/3分频单元(30)串接，所述改进 型2/3分频单元(30)包括三个两输入与门、四级D锁存器、 一触发信号输入端Fin(21)、 一模式控制信号输入端Mi (23)、 一置数端P (25)、 一触发信号输出端Fo (22)、及一 模式控制信号输出端Mo (24)，其输出触发信号Fo (22)从第一级D锁存器(26)的Q 端引出，使得从第w'级2/3分频单元开始，模式控制输出信号Mo (24)的脉冲宽度跟 随分频比的变化而变化。
3、 根据权利要求1或2所述的一种带占空比调整的高速宽范围多模可编程分频器， 其特征是控制级(11)从主分频级(10)的第W级2/3分频单元开始与主分频级(10) 连接。
全文摘要
一种带占空比调整的高速宽范围多模可编程分频器，包括由级联的2/3分频单元和用于拓展分频比范围的一系列或门所组成的主分频级，还包括控制级和输出级电路。本发明保证了传统的2/3分频单元级联的高速特性，又增加了输出信号的脉冲宽度，消除了输入信号周期对输出信号脉冲宽度的影响；只增加少量的与门和或门作为控制级和输出级，提高了输出信号的占空比，使得占空比控制在33.3％-66.6％之间，当分频比为2<sup>n</sup>时，占空比为50％；当分频比为2<sup>n</sup>-1时，占空比随着n的增大越趋近于50％；在特定的分频比下，呈现出极限情况时的占空比为33.3％或66.6％，相比常见的高速宽范围可编程分频器，驱动能力得到了大大提高。
文档编号H03K23/00GK101355361SQ20081015709
公开日2009年1月28日 申请日期2008年9月24日 优先权日2008年9月24日
发明者吉新村, 吴建辉, 萌 张, 红 李, 闯 李, 王声扬, 黄福青 申请人:东南大学