专利名称：主板供电系统的制作方法
技术领域：
本发明涉及一种主板供电系统，特别涉及一种电脑主板上可方便清除南桥芯片中的 CMOS数据的供电系统。
背景技术：
电脑主板上的供电系统通常利用跳线来清除南桥芯片中的CMOS数据或者恢复BIOS设置， 使得用户在忘记CMOS密码或者BIOS设置无法启动电脑时可启动电脑。电脑主板上最常见的是 一种键帽式跳线，键帽式跳线由底座和键帽组成。跳线的底座上设置有若干不连通的引脚 ，相邻的两根引脚之间可通过跳线的键帽电性连接以实现特定的连接关系。在电脑正常工 作的情况下，键帽被安装在底座上的两个特定引脚之间以实现供电电路对南桥芯片的正常供 电，保证南桥芯片中的CMOS数据不会丢失。当电脑设置出现故障时，用户可将键帽从底座上 取下并安装在另外两个引脚之间以清除南桥芯片中的CMOS数据。这就需要拆开机箱，找到清 除CMOS数据的跳线位置，再进行跳线操作，给用户带来极大的不便。
发明内容
鉴于以上内容，有必要提供一种主板供电系统，可方便用户清除南桥芯片中的CMOS数据
一种主板供电系统，包括给一南桥芯片供电的一电源电路及一控制电路，所述电源电路 的输入端连接一电源供应器，所述电源电路的输出端连接所述南桥芯片的一复位端，所述控 制电路包括一第一晶体管及一第二晶体管，所述第一晶体管的第一端用于接收南桥芯片的一 控制信号，所述第二晶体管的第一端连接所述第一晶体管的第二端，所述第二晶体管的第二 端连接所述南桥芯片的复位端，所述第一、第二晶体管的第三端均接地，主板正常工作时， 所述控制信号处于第一逻辑状态，使所述第二晶体管的第二端为高电平，当需要清除主板的 CM0S数据时，所述控制信号处于第二逻辑状态，使所述第二晶体管的第二端以及南桥芯片的 复位端为低电平，来清除主板的CMOS数据。
所述主板供电系统通过电源电路给南桥芯片提供持续的供电，还通过南桥芯片的控制信 号来控制两个晶体管的导通和截止，来清除CMOS数据，避免了拆开机箱等繁琐的步骤，给用 户带来了方便。
下面结合附图及较佳实施方式对本发明作进一步详细描述
图l是本发明主板供电系统较佳实施方式的电路图。
具体实施例方式
请参考图l，本发明主板供电系统用于给电脑主板上的南桥芯片供电，确保南桥芯片中 的CMOS数据不会因断电而丢失，同时在用户需要恢复电脑设置时可方便清除CMOS数据。所述 主板供电系统的较佳实施方式包括一电源电路IO、 一滤波电路20、 一控制电路30和一跳线 40，所述跳线40具有三个引脚41， 42和43，所述电源电路10经过所述滤波电路20给南桥芯片 供电，所述电源电路l0还经过所述滤波电路20连接到所述跳线40的弓1脚42 ，所述跳线40的弓1 脚41接地，所述跳线40的弓1脚43悬空，所述跳线40的弓1脚42连接所述南桥芯片的一复位端 RTCRST。
所述电源电路10包括肖特基二极管D1，电阻R1和直流电源V，所述肖特基二极管D1包括 一第一阳极l， 一第二阳极2和一阴极3，所述肖特基二极管D1的第一阳极1连接到一电源供应 器Vcc ，第二阳极2通过电阻R1连接到所述直流电源V，所述肖特基二极管D1的阴极3连接滤波 电路20的输入端。
所述滤波电路20包括电阻R2，电容C1和C2。所述电容C1的一端作为所述滤波电路2的输 入端，连接所述肖特基二极管D1的阴极，还通过串联连接的电阻R2以及电容C2接地，所述电 阻R2与电容C2的连接节点作为所述滤波电路20的输出端，连接所述跳线40的引脚42。
所述控制电路30包括两场效应(MOS)管Q1和Q2，以及电阻R3和R4，所述M0S管Q1和Q2均 为N沟道MOS型场效应管，所述M0S管Q1的栅极作为所述控制电路30的输入端，连接至南桥芯 片中通用输入输出端口 (GPIO)的一引脚GPI0—CLRCMOS，所述M0S管Q1的栅极还通过电阻R3 连接至所述电源供应器Vcc，所述M0S管Q1的漏极连接所述MOS管Q2的栅极，所述MOS管Q2的栅 极通过电阻R4连接至所述电源供应器Vcc，所述MOS管Q2的漏极作为所述控制电路30的输出端 ，连接所述电阻R2与电容C2的连接节点，所述M0S管Q1和Q2的源极均接地。所述GPIO可通过 编程BIOS来控制。作为其他实施方式，所述M0S管Q1和Q2也可为NPN型三极管，所述NPN型三 极管的基极、集电极和发射极的连接方式分别与MOS管的栅极、漏极和源极的连接方式相同
当电脑正常工作时，电源供应器Vcc通过肖特基二极管Dl输出电源给南桥芯片的复位端 RTCRST，给南桥芯片供电，在电脑主机断电的情况下，电源供应器Vcc无输出，此时直流电 源V经电阻R1及肖特基二极管D1输出电源，给南桥芯片供电，滤波电路20可滤除电源信号传 输过程中所产生的杂波，消除杂波信号对南桥芯片的影响，其可省略。在电脑正常工作时，所述跳线40的引脚42通过一键帽与引脚43相连，所述GPIO的引脚 GPIO—CLRCMOS呈现高阻态，M0S管Q1导通，M0S管Q2截止，M0S管Q2的漏极呈现高电平。当用 户需要清空南桥芯片中CMOS数据时，可通过跳线方式，即将键帽取下后重新安装在引脚41和 42上，使引脚42接地而呈现低电平，以清空南桥芯片中的CMOS数据；还可进入BIOS，修改 BIOS中对所述GPIO的引脚GPI0—CLRCMOS的电平的设置，使GPIO的引脚GPI0—CLRCMOS呈现低电 平，进而使M0S管Q1截止，M0S管Q2导通，M0S管Q2的漏极呈现低电平，使所述南桥芯片的复 位端RTCRST为低电平，以清空南桥芯片中CMOS数据，可进一步在电脑键盘上设置热键，以直 接启动BIOS对所述GPIO的引脚GPI0—CLRCMOS电平设置的控制。
本发明主板供电系统既保留了用跳线清除南桥芯片中CMOS数据的方式，还可使用户选择 热键的方式，避免在需要清除南桥芯片中CMOS数据时拆开机箱，给用户带来了方便。
权利要求
1.一种主板供电系统，包括给一南桥芯片供电的一电源电路及一控制电路，所述电源电路的输入端连接一电源供应器，所述电源电路的输出端连接所述南桥芯片的一复位端，所述控制电路包括一第一晶体管及一第二晶体管，所述第一晶体管的第一端用于接收南桥芯片的一控制信号，所述第二晶体管的第一端连接所述第一晶体管的第二端，所述第二晶体管的第二端连接所述南桥芯片的复位端，所述第一、第二晶体管的第三端均接地，主板正常工作时，所述控制信号处于第一逻辑状态，使所述第二晶体管的第二端为高电平，当需要清除主板的CMOS数据时，所述控制信号处于第二逻辑状态，使所述第二晶体管的第二端以及南桥芯片的复位端为低电平，来清除主板的CMOS数据。
2.如权利要求l所述的主板供电系统，其特征在于所述电源电路 包括一第一电阻、 一肖特基二极管和一直流电源，所述肖特基二极管包括一第一阳极、 一第 二阳极和一阴极，所述肖特基二极管的第一阳极作为所述电源电路的输入端，所述肖特基二 极管的第二阳极通过所述第一电阻连接所述直流电源，所述肖特基二极管的阴极作为所述电 源电路的输出端。
3.如权利要求2所述的主板供电系统，其特征在于所述主板供电 系统还包括一滤波电路，所述肖特基二极管的阴极通过所述滤波电路与南桥芯片的复位端连 接，所述滤波电路包括一第一电容、 一第二电容和一第二电阻，所述第一电容的一端连接所 述肖特基二极管的阴极，另一端接地，所述第二电容的一端通过所述第二电阻连接所述肖特 基二极管的阴极，所述第二电容的一端还连接所述第二晶体管的第二端，所述第二电容的另 一端接地。
4.如权利要求3所述的主板供电系统，其特征在于所述主板供电 系统还包括一跳线，所述跳线具有一第一引脚， 一第二引脚和一第三引脚，所述跳线的第二 引脚连接所述第二晶体管的第二端，所述跳线的第一引脚接地，所述跳线的第三引脚悬空， 在主板供电系统正常工作时，键帽置于跳线的第二引脚和第三引脚上；在清除南桥芯片的 CM0S数据时，键帽置于跳线的第二引脚和第一引脚上。
5 如权利要求l所述的主板供电系统，其特征在于所述控制信号 由所述南桥芯片中通用输入输出端口的一引脚发出。
6 如权利要求l所述的主板供电系统，其特征在于所述第一、第 二晶体管均为N沟道MOS型场效应晶体管，所述第一、第二、第三端分别为栅极、漏极和源极
7 如权利要求l所述的主板供电系统，其特征在于所述第一、第 二晶体管均为NPN型三极管，所述第一、第二、第三端分别为基极、集电极和发射极。
全文摘要
一种主板供电系统，包括给一南桥芯片供电的一电源电路及一控制电路，电源电路的输入端连接一电源供应器，输出端连接南桥芯片的一复位端，控制电路包括一第一晶体管及一第二晶体管，第一晶体管的第一端用于接收南桥芯片的一控制信号，第二晶体管的第一端连接第一晶体管的第二端，第二晶体管的第二端连接复位端，第一、第二晶体管的第三端均接地，主板正常工作时，控制信号处于第一逻辑状态，使所述第二晶体管的第二端为高电平，当需要清除主板的CMOS数据时，控制信号处于第二逻辑状态，使复位端为低电平，来清除主板的CMOS数据。所述主板供电系统给用户带来了方便。
文档编号H03K17/687GK101556496SQ20081030093
公开日2009年10月14日 申请日期2008年4月9日 优先权日2008年4月9日
发明者何凤龙, 华 邹 申请人:鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司