专利名称：一种腔体预后选器的制作方法
技术领域：
本实用新型涉及数字调谐跳频通信技术，尤其涉及一种腔体预后选器。
背景技术：
跳频技术是一种具有高抗干扰性、高抗截获得能力的扩频技术。传统的定频通信 系统载波频率固定，抗干扰性能差，在战术电子对抗中，很容易被敌方截获传递的信息内 容，或发现通信机所在方位而暴露目标。改善无线电通信性能，提高其抗干扰能力，已成为 军用通信技术创新和发展的重要课题。预后选器对于抑制所要求频率附近的无用信号有很 大的提高，有利于改善和提高接收机的性能。 传统的预后选器采用的是LC电路，其Q值约为20-30左右。单载波±2. 5%的选 择性是在8dB左右；不太能满足现代军用电台组合的抗干扰性要求。
实用新型内容本实用新型实施例所要解决的技术问题在于，提供一种抗干扰性更好的腔体预后 选器。 为了解决上述技术问题，本实用新型实施例提供了一种腔体预后选器，其设置在 接收机内，该接收机具有控制单元，该腔体预后选器包括控制电路、PIN二极管驱动电路、 PIN二极管电容阵列、谐振电感； 所述控制单元发送十一位二进制码给控制电路，该十一位二进制码包括三位通道 码和八位地址码，通道码用于通道切换，地址码控制该通道的PIN 二极管驱动电路，PIN 二 极管驱动电路控制PIN 二极管电容阵列中PIN 二极管的通断；从而选择PIN 二极管电容阵 列中的一路或几路电容阵列与谐振电感产生谐振，选择腔体预后选器接收到的载波信号中 特定频率点的有用信号，抑制无用信号。 具体地，所述PIN 二极管电容阵列、谐振电感形成一个封闭的腔体结构，组成谐振 腔。 所述谐振腔包括第一谐振腔和第二谐振腔，在第一谐振腔和第二谐振腔中间连接 有低噪声放大电路，接收到的载波信号经过第一谐振腔选频并输出有用信号，该有用信号 经过低噪声放大电路进行放大，放大后的有用信号再进入第二谐振腔进行选频输出。 所述谐振腔是由长度为四分之一波长的终端短路同轴传输线与PIN二极管电容 阵列组成的四分之一波长电容加载式谐振腔。 所述控制电路内设有存储器，该存储器存储有各谐振频率点的数据。 所述PIN二极管电容阵列包括十二路电容阵列。 所述十一位二进制码的地址总线与腔体预后选器的控制电路的地址总线相接在一起。 所述腔体预后选器接收到的载波信号波段在1. 5至30MHZ的范围之内。
[0015] 由于本实用新型采用双调谐，四分之一波长电容加载式的谐振腔体式结构，当PIN 二极管与电容阵列中的电容网络谐振时，对所要求频率附近的无用信号的抑制比LC小滤 波器有很大的提高，所以抗干扰性更佳。 图1是本实用新型实施例一种腔体预后选器的整体结构示意图；具体实施方式为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新 型作进一步地详细描述。 参照图l，本实用新型分两部分设计一部分为数字控制部分；一部分为射频部 分。两部分电路使用绝缘膜隔离，采用积木式结构组装。其中数字控制部分包括 依次连接的控制电路1、PIN 二极管驱动电路2、PIN 二极管电容阵列3、谐振电感； 所述控制单元发送十一位二进制码给控制电路l，该十一位二进制码包括三位通 道码和八位地址码，通道码用于通道切换，地址码控制该通道的PIN 二极管驱动电路2，PIN 二极管驱动电路2控制PIN 二极管电容阵列3中PIN 二极管的通断；从而选择PIN 二极管 电容阵列3中的一路电容阵列与谐振电感产生谐振，选择腔体预后选器接收到的载波信号 中特定频率点的有用信号，抑制无用信号。 具体地，所述PIN 二极管电容阵列、谐振电感形成一个封闭的腔体结构，组成谐振 腔。 所述谐振腔包括第一谐振腔41和第二谐振腔42，在第一谐振腔和第二谐振腔中 间连接有低噪声放大电路5，接收到的载波信号经过第一谐振腔选频并输出有用信号，该有 用信号经过低噪声放大电路进行放大，放大后的有用信号再进入第二谐振腔进行选频。 所述谐振腔是由长度为四分之一波长的终端短路同轴传输线与PIN二极管电容 阵列组成的四分之一波长电容加载式谐振腔。 所述控制电路内设有存储器，该存储器存储有各谐振频率点的数据。 所述PIN 二极管电容阵列包括十二路电容阵列。 所述十一位二进制码的地址总线与腔体预后选器的控制电路的地址总线相接在一起。 所述腔体预后选器接收到的载波信号波段在1. 5至30MHZ的范围之内。 本实用新型的腔体预后选器的工作流程如下 11位二进制码是接收机整机中的一个DSP处理单元，DSP控制单元输出控制所需 载波信号频率的11位二进制码，11位二进制码的地址总线与腔体预选器的MCU控制单元 的地址总线相接在一起。本腔体预选器MCU控制单元采用是AT29C1024存储器。首先把各 谐振频率点的数据写入AT29C1024存储器中，当接收机DSP控制单元输出2MHz的8位二进 制码时，还有三位二进制码是通道控制码。通道控制码进行通道切换，8位二进制码控制该 通道PIN 二极管驱动电路，驱动电路控制谐振腔内部的PIN 二极管电容阵列，控制PIN 二极 管电容阵列中PIN二极管的通断，从而进行选择12路中的某路电容阵列与谐振电感产生谐 振，选择载波有用信号，抑制无有信号。 腔体预后选器采用腔体方式替代LC电路，Q值可以提高50-60。 ±2. 5%选择性提 高到15dB左右。而插损小于_6dBm，比传统采用LC电路方式的指标提高一倍以上。 本实用新型是一种在HF波段(1. 5-30MHz)工作，具有低噪声系数，带内平坦度好，高0IP3、高选择性的预选器模块。 本产品主要由谐振腔、大功率PIN二极管开关电容阵列、大功率PIN二极管信道切 换开关阵列、数字接口 PIN二极管驱动电路、低噪声放大电路组成。框图如图l，MCU控制及 PIN 二极管驱动电路是根据11位二进制码生成24路高低电平来控制PIN 二极管的导通和 截止，进而选取电容阵列中的不同电容网络，与谐振电路组合成不同频率点的滤波特性。 谐振电路采用双调谐，四分之一波长电容加载式的谐振腔体式结构，当PIN 二极 管与电容阵列中的电容网络谐振时，对所要求频率附近的无用信号的抑制比LC小滤波器 有很大的提高。偏离中心频率的±2. 5%选择性> 20dBc，单级谐振腔体滤波器插入损耗小 于3. 5dB，偏离中心频率的±2. 5%选择性大于10dBc，带内IP3优于35dBm，带外IP3优于 45dBm。带内输入功率达到2W，带外输入功率达到IOW。双调谐谐振腔中间加入一级低噪声 放大电路，可以弥补滤波器带来的损耗，提高发射机/接收机的整机灵敏度有很大的提高。 例如，当电台发送指令到预选器模块内的MCU控制电路后，预选器模块在O. 5mS内 谐振在与电台相同的中心频率(即带有有用信号的基带中心频率)，有用信号在谐振时有 1 3dBm的增益弥补，增益在偏离中心频率±1. 5KHz时波动范围在O. 5dBm之间，带内波动 小，在偏离中心频率±2. 5%选择性> 20dB，在偏离中心频率±5%选择性> 40dB，远端抑 制优于75dB。这说明预选器模块对有用信号附近的无用信号(本地干扰信号)的衰减很 大，对附近的无用信号(本地干扰信号)抑制很强，可有效的增强电台的抗干扰能力。而低 噪声放大电路对有用信号增益的弥补，对整机的性能有很大的改善和提高。 以上所揭露的仅为本实用新型一种较佳实施例而已，当然不能以此来限定本实用 新型之权利范围，因此依本实用新型权利要求所作的等同变化，仍属本实用新型所涵盖的 范围。
权利要求一种腔体预后选器，其设置在接收机内，该接收机具有控制单元，其特征在于，该腔体预后选器包括依次连接的控制电路、PIN二极管驱动电路、PIN二极管电容阵列、谐振电感。
2. 如权利要求1所述的腔体预后选器，其特征在于，所述PIN二极管电容阵列、谐振电感形成一个封闭的腔体结构，组成谐振腔。
3. 如权利要求2所述的腔体预后选器，其特征在于，所述谐振腔包括第一谐振腔和第二谐振腔，在第一谐振腔和第二谐振腔中间连接有低噪声放大电路，接收到的载波信号经过第一谐振腔选频并输出有用信号，该有用信号经过低噪声放大电路进行放大，放大后的有用信号再进入第二谐振腔进行选频输出。
4. 如权利要求2所述的腔体预后选器，其特征在于，所述谐振腔是由长度为四分之一波长的终端短路同轴传输线与PIN 二极管电容阵列组成的四分之一波长电容加载式谐振腔。
5. 如权利要求4所述的腔体预后选器，其特征在于，所述控制电路内设有存储器，该存储器存储有各谐振频率点的数据。
6. 如权利要求4所述的腔体预后选器，其特征在于，所述PIN二极管电容阵列包括十二路电容阵列。
7. 如权利要求4所述的腔体预后选器，其特征在于，所述十一位二进制码的地址总线与腔体预后选器的控制电路的地址总线相接在一起。
8. 如权利要求4所述的腔体预后选器，其特征在于，所述腔体预后选器接收到的载波信号波段在1. 5至30MHZ的范围之内。
专利摘要本实用新型公开了一种腔体预后选器，其设置在接收机内，该接收机具有控制单元，该腔体预后选器包括控制电路、PIN二极管驱动电路、PIN二极管电容阵列、谐振电感；所述控制单元发送十一位二进制码给控制电路，该十一位二进制码包括三位通道码和八位地址码，通道码用于通道切换，地址码控制该通道的PIN二极管驱动电路，PIN二极管驱动电路控制PIN二极管电容阵列中PIN二极管的通断；从而选择PIN二极管电容阵列中的一路电容阵列与谐振电感产生谐振，选择腔体预后选器接收到的载波信号中特定频率点的有用信号，抑制无用信号。本实用新型的腔体预后选器的抗干扰性更佳。
文档编号H03J5/24GK201528320SQ20092005895
公开日2010年7月14日 申请日期2009年6月23日 优先权日2009年6月23日
发明者于孝云 申请人:广州市圣大电子有限公司