专利名称：无线电接收机的改进的制作方法
技术领域：
本发明涉及无线电接收机或关于无线电接收机的改进，具体地但不排他地涉及多 模式无线电接收机。
背景技术：
针对蜂窝或连接性应用的无线电接收机需要能够在多个频带上工作。26、2%0 和3G以及802. IlffLAN的不同变体工作在7+个频带上。未来的RF电路需要能够不仅工 作在这样的频带上还能根据不同模式来工作。在美国PCS频带内已经存在许多系统，这些 系统与特定信号调制、信道间隔、信号带宽等相对应。对于5. 8GHz的情况也是如此，其中， 802. IlWLAN和UWB (超宽带)共存。美国2004/0229574 Al公开了一种集成收发机，所述集成收发机的接收机体系结 构包括输入放大器，所述输入放大器具有通过双工器耦合至天线的输入。输入放大器的输 出耦合至正交相关信号路径，每个正交相关信号路径包括接收本地振荡器信号的混频器、 低通滤波器、模数转换器(ADC)以及用于产生接收信号的数字信号分量的数字信号处理器 (DSP)。本地振荡器信号和ADC的采样信号来源于稳定频率源，所述稳定频率源包括耦合至 频率合成器的晶体控制振荡器，所述频率合成器由电压控制振荡器(VCO)和锁相环构成。 第一分频器得到本地振荡器信号的正交相关版本，第二分频器得到ADC采样信号的时钟频 率fs。所描述的布置可以产生不同的时钟频率而没有来自于各种时钟频率所产生的谐波频 率的干扰。在操作中，有用的是在IF电路内实现几个简单的增益等级，以便使接收机信号最 佳地与ADC动态范围对准。这在高要求的信号条件下对于防止过载来说是尤其有用的。通 过基带DSP中的算法来执行该操作，所述基带DSP连续地监控接收机信号电平。一种简单 的方式是切换电阻的值，所述电阻将混频器输出转换成驱动ADC的电流。这种方法的缺点 是不同阻抗对ADC本底噪声和预滤波器截止频率作出了贡献。因此，这使得难以在增益等 级范围与其他电气特性之间折中。
发明内容
本发明的目的是避免在IF电路内的增益等级之间切换时切换电阻的缺点。根据本发明的第一方面，提供了一种无线电接收机，包括模数转换装置、用于为 模数转换装置提供采样时钟频率的分频装置(94)、用于确定来自模数转换装置的输出信号 的强度的装置、以及用于响应于所确定的输出信号的强度来改变分频装置的分频比以便改 变模数转换装置的增益的装置。根据本发明制造的无线电接收机的实施例包括输入，用于调制射频信号；耦合 至输入的下变频装置，所述下变频装置包括使用本地振荡器信号对接收的调制射频信号进 行解调的混频装置；耦合用于从混频装置接收解调信号的模数转换装置，所述模数转换装 置具有针对采样时钟频率的输入；电压控制振荡器；耦合至电压控制振荡器以提供本地振荡器信号的装置；以及耦合至电压控制振荡器以提供采样时钟频率的分频装置，其中，数字 频率转换装置根据来自模数转换装置的数字输出信号的强度来提供采样时钟频率控制信 号，分频装置响应于采样频率控制信号来改变分频装置的分频比。根据本发明的第二方面，提供了一种操作无线电接收机的方法，所述方法包括对 接收到的无线电信号进行解调，对解调后的信号进行滤波，以及在模数转换装置中将滤波 后的信号数字化，其中，通过根据从模数转换装置得到的信号的强度改变模数转换装置的 采样时钟频率来改变模数转换装置的增益。本发明基于以下实现ADC尤其是西格玛德尔塔ADC( Σ Δ ADC)的反馈回路中的 数模转换器(DAC)的增益线性地依赖于施加到量化器和DAC的采样时钟频率。因此，可以 实现自动增益控制(AGC)而没有改变滤波器传递函数或ADC本底噪声的缺点。此外，该技 术可以用于精细调谐和/或校准总接收机增益。
现在将参考附图以示例的方式来描述本发明，附图中图1是根据本发明的无线电接收机的示意框图，图2是内置开关电容器DAC的西格玛-德尔塔ADC ( Σ Δ ADC)的示意框图，以及图3是开关电容器DAC的5阶连续时间Σ AADC的示意图。在附图中，相同的参考数字用于指示相应的特征。
具体实施例方式参考图1，单个天线12耦合至无线电接收机10的输入14，无线电接收机10支持 有限的频带但是能够在不同的调制信号类型上工作。无线电接收机可以被实现为集成接收 机或包括集成收发器的接收机部分。接收机10包括若干功能块射频(RF)前端16、接收 机中频(IF)转换级18、数字滤波器和抽取级20、以及由RF频率产生器级22、分频器和相位 检测级24以及晶体参考振荡器级26构成的RF频率合成器。RF前端级16包括天线预滤波器28，所述天线预滤波器28具有耦合至输入14的 输入以及耦合至低噪放大器(LNA) 30的输入的输出。LAN30的输出被分成正交相关的I和 Q路径，I和Q路径分别具有第一和第二混频器32、34，第一和第二混频器32、34由第一和 第二 LO信号路径33、35上的正交本地振荡器(LO)信号来驱动。RF前端级16可以用作零 IF级，在这种情况下，LO频率与被转换成DC的载波频率相对应；或者RF前端级16可以用 作低IF级，在这种情况下，LO频率相对载波频率而偏移使得期望的信号相对于DC而频率 偏移。在所示的体系架构中，在数字滤波器和抽取级20中的ADC转换之后执行数字信号处 理。所支持的频带主要由预滤波器28的特性来确定，所述特性被最优化以支持针对每个系 统而分配的频谱。在所示的实施例中，RF频率产生级22包括由放大器和LC谐振器构成的VCO 38， 所述LC谐振器调谐与电压有关的电容器，所述与电压有关的电容器产生具有适当频谱纯 度的RF频率。然而在诸如UWB和DVB-S(数字视频广播-卫星)之类的其他应用中，可以 使用环形振荡器来代替放大器和LC谐振器。VCO 38的输出可以由缓冲器级40来提供并且 用于对除以2电路42进行计时，所述除以2电路42分别向第一和第二本地振荡器路径33
5和35提供二分之一 VCO频率的正交LO信号。分别在第一和第二本地振荡器路径33、35中 提供第一和第二缓冲器放大器43、44，以调节分频器输出从而在第一和第二混频器33、34 处给出适当的信号驱动电平。在RF频率合成器回路中设置VCO频率，在所示的实施例中， RF频率合成器包括分数N PLL回路。然而，在其他实施例中，频率合成器可以是整数N PLL 或者是根据双回路构思而构造的，所述双回路构思具有使能实现快速锁定时间(UWB情况) 的偏移PLL或即时频率计划产生器。接收机IF转换级18包括分别用于从第一和第二混频器中选择期望的混频乘积的 第一和第二滤波器46、48。在接收机是零IF接收机的情况下，第一和第二滤波器46、48将 被实现为低通滤波器，在接收机是低IF接收机的情况下，第一和第二滤波器46、48将被实 现为高通滤波器或带通滤波器。第一和第二可变增益放大器50、52分别用于对来自第一和 第二滤波器46、48的信号进行预处理。分别将这些信号施加到第一和第二 ADC 54、56。在 操作中，由于许多频率的组合(不仅有相同系统内期望的信号和相邻信道，还有被天线12 捕获并且被预滤波的各种干扰和潜在阻碍)，来自第一和第二混频器的相应信号以非常宽 的动态范围为特征。这些期望和不期望的信号具有多种功率电平和频率偏移。在这一点 上，在必要情况下，在第一和第二滤波器46、48中的一些简单滤波以及在第一和第二放大 器50、52中的增益调节使得可以将动态范围减小到更适度的水平。相同的电路处理I和Q 信号路径信号。第一和第二 ADC 54、56可以被实现为具有固有抗混跌特性的连续时间Σ Δ ADC, 所述特性使得第一和第二滤波器46、48中的滤波可以更不严格。分数N频率合成器，具体 地，通过缓冲器40来接收VCO频率的分数分频器60将针对第一和第二 ADC 54,56的采样 时钟频率fs施加到输入55、57。还将分数分频器的输出还提供至相位检测器62的一个输 入。将晶体控制振荡器64的输出提供至相位检测器60的第二输入，将相位检测器60的输 出施加到回路滤波器68，回路滤波器68对相位差进行积分并将校正信号施加到VCO的输入 70。分数N频率合成器的操作通常是现有技术已知的，因此不再对其做详细描述。然而，应 当注意，接收机10所需要的所有频率都是从单个VCO 22而不是从分离的专用振荡器产生 的。回到第一和第二 ADC，在ADC 54,56内将模拟IF信号转换成数字比特。易于支持 多种信号类型的最有效的实现方式是连续时间西格玛-德尔塔模数转换器(Σ AADC)。这 种类型的转换器有助于精细光刻数字CMOS工艺内的集成，这允许将无线电电路与基带处 理器集成在一起。简单地提供更高的时钟频率会提高ADC的动态范围，从而降低了模拟IF电路复杂 度和尺寸。这些被有利地替换成数字滤波器，所述数字滤波器不仅更小而且提供更可预测 的行为。Σ AADC的作用是针对时域信息来交换幅度。需要的信号动态范围越大，ADC时 钟需要的计时精度越高。许多接收机电路目前使用由基准晶体振荡器直接产生的在10到30MHz范围内的 时钟信号。本质上，卓越的频谱纯度和低相位噪声是由接收机电路的高Q谐振器来保证的。数字滤波器和抽取级20接收来自第一和第二 ADC 54,56的数字比特流，并通过 使用连续的滤波和抽取级来使得可以从来自输出端子72的频率中提取期望的信号。期望 信号采用可以被数字前端(DFE) 74用来执行IQ补偿(如，DC补偿、数字AGC^PRSSI)的形式。实际上，DFE 74的输出将被耦合至数字解调器(未示出)，数字解调器执行信道均衡和 解调。使得可以以最低成本来实现最高性能的优选ADC实现方式在前向路径中使用时 间连续滤波。然而，为了减小时钟抖动，使用开关电容来实现Σ AADC中的DAC。因此，DAC 增益线性地依赖于时钟频率。在接收机中，这种随信道频率而变化的小增益变化并不严重， 由于不用很好地控制绝对信号增益，因此可以容忍这种小增益变化。然而，通常有用的是在IF电路内实现几个简单的增益等级，以便最佳地调节相对 于ADC动态范围的接收机信号。这对于在高要求信号条件下防止过载尤为有用。通过基 带DFE 74中的算法来执行这种操作，所述基带DFE 74连续监控接收机信号电平。如前述 的，一种简单的方式可以是切换电阻的值，所述电阻将混频器输出转换成驱动ADC的电流， 但是这具有上述缺点。在根据本发明而制造的接收机中，由分频比限定的离散步长来改变 ADC时钟，所述分频比允许在ADC反馈回路内设置相关的DAC增益。因此，这还允许自由实 现AGC而没有改变滤波器传递函数或ADC本底噪声的缺点。还可以用于精细调节或校准总 接收机增益。图2示出了耦合至数字滤波器和抽取级20的时间连续Σ AADC 54(56)，所述数 字滤波器和抽取级20耦合至DFE 74的信道滤波器部分。DFE 74还提供其他功能，包括诸 如DC补偿、数字AGC和RSSI之类的IQ补偿。当Σ Δ ADC是ADC的过采样时，有必要降低 ADC输出处的比特流速率。这是通过抽取来实现的。当抽取时不希望感兴趣的期望信号发 生混叠向下折叠，因此首先进行滤波然后再抽取。抽取滤波器部分地去除一些相邻信道干 扰(ACI)，但是并没有完全去除。信道滤波器去除了 ACI。就目前的理解，本发明考虑级20 被示为抽取滤波器76，DFE 74被示为接收信号强度指示符(RSSI)级78。时间连续Σ AADC 54(56)具有一般体系架构，所述一般体系架构包括通过求和 级82耦合至回路滤波器84的输入的输入80，所述回路滤波器84用作提供SOdB的典型混 叠抑制的抗混跌滤波器。回路滤波器84的输出耦合至量化器86，所述量化器86具有针对 采样时钟频率fs的输入87，其中通过使用具有可预设除数的分频器94除以本地振荡器信 号产生器92来提供所述采样时钟频率fs。将针对数字化信号的输出88耦合至抽取滤波 器76，并通过反馈回路耦合至开关电容数模转换器(SC-DAC)90，所述开关电容数模转换器 (SC-DAC) 90向求和级82提供模拟输出。SC-DAC 90还接收采样时钟频率fs。为了能够以离散步长改变采样时钟频率fs的频率，提供了查找表96，所述查找表 96具有针对来自于RSSI级78的数字RSSI信号Rs和信道频率f。hamel的输入。从查找表96 读出的采样时钟频率控制信号用于设置分频器94的分频比1/A。分频器94可以包括分频器60 (图1)，然而为了具有更全面的灵活性，优选地分频 器94应当与分频器60分开。在操作中，将输入80处的模拟信号与SC-DAC 90所提供的模拟信号相组合，将组 合结果施加到回路滤波器84，回路滤波器84消除低频噪声。量化器86将得自于回路滤波 器84的信号数字化并将该信号施加到抽取滤波器76和SC-DAC 90。RSSI级78测量从抽 取滤波器76得到的信号的强度，将结果Rs提供至查找表96。使用采样控制信号适当地改 变分频器94的分频比1/A，以调节采样时钟频率fs从而调节时间连续Σ AADC的增益。图3更详细示出了具有SC-DAC的5阶时间连续Σ Δ ADC。与图2中以框图形式所示的部件相对应的各个部件具有相同的参考数字，为了简明起见将不再描述这些部件。回路滤波器84包括基于跨导体Tl至T5的五个滤波器级，每个滤波器级具有相同 的基本体系架构。为了简明起见，将与第二和第三级和第四和第五级之间的其他电路连接 一起详细描述第一级。应用于各个电阻器和电容器的下标指示这些电阻器和电容器所关联 的滤波器级。第一级的跨导体具有差分输入100、102和差分输出104、106。输入电阻器R1耦合 至差分输入100、102。差分输出104、106:(a)通过电容器C1连接至差分输入102、100，(b) 连接至下一级的电阻器R2，以及(c)通过电阻器Ral连接至与量化器86的相应输入相耦合 的线 108,110ο此外，第三和第五级的跨导体Τ3和Τ5的差分输出104、106通过相应的电阻器Rb1 和Rb2分别连接至第二和第四级的跨导体Τ2和Τ4的差分输入102和100。这使得可以将 感兴趣频带内的量化噪声最小化。对于所示的布局，采样时钟fs表达式是 其中，Vin. rms max是ADC的输入处信号的最大幅度。使用接收强度指示符RSSI 在数字域检测该信号。当Vin. s在下限(上限)值以下(以上)时，分频比A增大(减小)。 结果，采样时钟频率fs减小(增大)。通过设置ADC中的DAC增益，可以实现AGC而没有以 下缺点改变ADC前端的滤波器传递函数或接收机的总本底噪声。这还可以用于精细调谐 和/或校准总接收机噪声。针对回路滤波器84的布局的典型混叠抑制是80dB。尽管参考无线电接收机描述了本发明，然而在本发明的范围内无线电接收机是收 发器的接收部分。在本说明书和权利要求中，词语“包括”并不排除存在除了所列元件和步骤以外的 其他元件和步骤。权利要求中圆括号中任何参考标记的使用不应构成对权利要求范围的限制。通过阅读本公开，其他修改对于本领域技术人员来说是显而易见的。这种修改可 以包括在无线电接收机及其组成部件的设计、制造和使用中已知的特征以及可以代替本文 已经描述的特征或者与本文已经描述的特征一起使用的特征。
权利要求
一种无线电接收机，包括模数转换装置(54、56)；分频装置(94)，用于为模数转换装置提供采样时钟频率(fs)；强度确定装置(78)，用于确定来自模数转换装置的输出信号的强度；分频比改变装置(96)，用于响应于所确定的输出信号的强度来改变分频装置的分频比以便改变模数转换装置的增益。
2.一种无线电接收机，包括 输入(14)，用于调制射频信号；耦合至输入的下变频装置(16)，所述下变频装置包括使用本地振荡器信号对接收的调 制射频信号进行解调的混频装置(32、34)；从混频装置接收解调信号的模数转换装置(54、56)，所述模数转换装置具有针对采样 时钟频率(fs)的输入； 电压控制振荡器(38)；耦合至电压控制振荡器以提供本地振荡器信号的装置(42、43、44)；以及 耦合至电压控制振荡器以提供采样时钟频率的分频装置(60、94)，其中，数字频率转换 装置(96)根据来自模数转换装置的数字输出信号的强度来提供采样时钟频率控制信号(fs 。—)，分频装置(94)响应于采样频率控制信号来改变分频装置的分频比(1/A)。
3.根据权利要求1或2所述的无线电接收机，其中，分频比逐步地变化。
4.根据权利要求1、2或3所述的无线电接收机，其中，模数转换装置包括连续时间西格 玛-德尔塔模数转换器。
5.根据权利要求2所述的无线电接收机，其中，模数转换装置包括连续时间西格玛_德尔塔模数转换器，连续时间西格玛_德尔塔模数转换器具有输入 (80)；信号求和装置(82)，用于对输入信号和反馈信号进行求和； 回路滤波器(84)，用于对求和装置的输出进行滤波； 量化器(86)，具有耦合至回路滤波器的输入以及输出(88)；以及 在量化器输出与求和装置之间的反馈路径，所述反馈路径包括数模转换器(90)，并且， 量化器和数模转换器具有用于接收采样时钟频率(fs)的输入。
6.根据权利要求5所述的无线电接收机，其中，数模转换器包括开关电容器数模转换ο
7.根据权利要求5或6所述的无线电接收机，其中，接收信号强度指示级(78)耦合至 量化器的输出以产生数字化信号强度信号，数字频率转换装置包括存储采样频率控制值的 查找表(96)，以响应于从接收信号强度指示级得到的数字化信号强度控制信号来改变分频 装置的分频比。
8.一种包括根据权利要求1至7中任一项所述的无线电接收机的集成接收机。
9.一种包括发送部分和接收部分的集成收发器，其中，接收部分包括根据权利要求1 至7中任一项所述的无线电接收机。
10.一种操作无线电接收机的方法，所述方法包括对接收到的无线电信号进行解调， 对解调后的信号进行滤波，以及在模数转换装置(54、56)中将滤波后的信号数字化，其中，2通过根据从模数转换装置得到的信号的强度改变模数转换装置的采样时钟频率(fs)来改 变模数转换装置的增益。
全文摘要
一种无线电接收机，包括调制射频信号的输入(14)；耦合至输入的下变频装置(16)，所述下变频装置包括用于使用本地振荡器信号对接收调制射频信号进行解调的正交混频器(32、34)。模数转换器(54、56)耦合从混频装置接收解调信号。可以包括连续时间西格玛德尔塔转换器的模数转换器具有针对采样时钟频率(fs)的输入。电压控制振荡器(38)提供本地振荡器信号并且提供采样时钟频率的分频器(60、94)。分频器的分频比(1/A)可以响应于来自数字频率转换器的15输出信号的强度的变化而改变，采样时钟频率的频率变化改变模拟至频率转换器的增益从而提供自动增益控制。
文档编号H03G3/30GK101933229SQ200980102699
公开日2010年12月29日 申请日期2009年1月20日 优先权日2008年1月25日
发明者弗曼德·库尔图瓦, 杨·勒吉永, 蒂莫泰·J·里奇尔斯 申请人:Nxp股份有限公司