专利名称：增益数字可调的全差分射频cmos驱动放大器的制作方法
技术领域：
本发明涉及一种驱动放大器，确切说，涉及一种转换增益数字可调的驱动放大器， 属于射频驱动放大器的技术领域。
背景技术：
随着集成电路技术和服务、制造、销售等行业的快速发展，自动识别技术的应用 也日趋频繁，如条形码技术、工作频率为125kHz或13. 56MHz的近场区射频识别(Radio Frequency Identification,简称 RFID)技术、工作频段为 860MHz_960MHz 超高频(Ultra High Frequency，简称UHF)RFID技术，其中条形码技术的识别距离有限、数据传输速率低， 已经越来越难以负荷未来市场的需求，近场区射频识别技术也面临类似的距离、速度问题， 因此对UHFRFID技术的研究显得越来越重要。一个完整的UHF RFID系统由阅读器和标签组 成，而驱动放大器(Driver Amplif ier，简称DA)则是阅读器发射路径中的一个重要模块， 它的作用是对发射路径中上混频器的输出信号进行有效地预放大，再供给外接的功率放大 器。这就要求驱动放大器在具有较高线性度的同时能够根据UHF RFID系统中阅读器和标 签之间的距离的变化来不断调整输出功率，增强阅读器的识别能力，因此DA的性能好坏直 接影响了发射器乃至整个阅读器系统的性能。由此可见，提高DA的各项性能指标是十分必 要的。描述DA性能的主要参数有转换增益、线性度、输入/输出匹配、噪声。这些性能 参数之间是相互影响和制约的，因此如何寻求一个较好的折衷方案来提高DA的各项性能 参数成为设计的主要难点。传统的驱动放大器如图1所示，这种驱动放大器也能实现较高 增益和线性度，电路比较简单，但有较大的缺点，如无法实现增益可调，从而不能满足UHF RFID阅读器系统中发射器输出功率可调的要求，以至于影响整个系统的工作。
发明内容
本发明要解决的技术问题是推出一款增益数字可调的全差分驱动放大器。该驱动 放大器能够在满足系统线性度要求的同时实现可变增益，从而调整发射器的输出功率，以 适应UHF RFID系统中阅读器和标签之间的距离变化，弥补传统驱动放大器的不足。为了实现上述目的，本发明采用以下技术方案。该驱动放大器在传统驱动放大器 的基础上，将驱动放大器的输入级再添加N个并行排列的输入晶体管，即输入级由N+1个并 行排列的晶体管构成。这N+1个并行排列的输入管的工作状态通过N+1个控制端口进行控 制，从而实现增益多级数字可调。本发明提供了一种全差分驱动放大器，含第一支路(I-Branch)，第二支路 Ο -Branch)，第一支路(I-Branch)和第二支路OhBranch)的结构完全相同，第一支路 (I-Branch)有输入端口(VIN)、输出端口(OUT)，偏置电压1 (VBiasl)输入端口，第一 MOS管 (M1)，第二 MOS管(M2)，第一电容(C1),第二电容(C2),第三电容(C3),第一电阻(R1)，第一 电感(Lg)，第二电感(Ls)，第三电感(Llrad)，第三电感(Lltjad)、第二 MOS管(M2)、第一 MOS管(Ml)、第二电感(Ls)跨接在电源正端(VDD)和电源负端(GND)之间第三电感(Lload)的一 端与电源正端(VDD)连接，第三电感(Lltjad)的另一端与第二 MOS管(M2)的漏极连接，第二 MOS管(M2)的源极与第一MOS管(Ml)的漏极连接，第一MOS管(Ml)的源极与第二电感(Ls) 的一端连接，第二电感(Ls)的另一端与电源负端(GND)连接，第二 MOS管(M2)的栅极与电 源正端(VDD)连接，第一电感(Lg)的一端作为第一支路(I-Branch)的信号输入端(VIN)， 第一电感(Lg)的另一端与第一电容(C1)的一端连接，第一电容(C1)的另一端与第一MOS管 (Ml)的栅极连接，第一电阻(R1)的一端与第一MOS管(Ml)的栅极连接，第一电阻(R1)的另 一端作为第一MOS管(Ml)的栅极的偏置电压l(VBiasl)的输入端，第二电容(C2)的一端与第 二 MOS管(M2)的漏极连接，第二电容(C2)的另一端与电源负端(GND)连接，第三电容(C3) 的一端与第二 MOS管(M2)的漏极连接，第三电容(C3)的另一端作为第一支路(I-Branch) 的输出端(OUT)，其中，所述第一支路、第二支路还分别包含N个与C1、M1、R1构成的结构并联的、构成相同的结构，N为大于等于1的正整数；N+1 个控制端 Ctri，i = 1-N+1，其中，所述第一支路和第二支路的对应的偏置电压输入端相连，并且连接点作为 各控制端Ctri的输入端。与背景技术相比，本发明有以下的优点一、本发明通过在电路结构上添加了电容Crad-Cra3，从而减小了栅电感LgW感值， 因此有助于在制造集成电路时节省宝贵的芯片面积。二、本发明的输入级由N+1个并行排列的输入管构成，并利用N+1位控制端口来分 别控制管子的工作状态，实现增益多级数字可调，因此，当本发明的驱动放大器应用在UHF RFID阅读器中时，仅仅改变控制端口的值即可调整驱动放大器的输出功率，从而灵活地外 接不同的功率放大器，对信号进行有效的预放大。
图1为传统的驱动放大器电路图。图2为本发明的增益数字可调的全差分射频CMOS驱动放大器的电路框图。图3为本发明的驱动放大器中第一支路I-Branch的电路图。图4为本发明的增益数字可调的全差分射频CMOS驱动放大器的电路图。
具体实施例方式现结合附图具体描述本发明的具体实施方式
。在本发明的全差分驱动放大器中，含第一支路I-Branch，第二支路Q-Branch，第 一支路I-Branch和第二支路Q-Branch的结构完全相同，在该实施方式中，N = 2，即共有 3个并行排列的输入管构成，并利用3位控制端口 Ctr1端口、Ctr2端口、Ctr3端口来分别控 制管子的工作状态。第一支路I-Branch有VIN端口、OUT端口、VBiasl端口、VBias2端口、VBias3 端 口，第二支路 Q-Branch 有 VIN 端 口、OUT 端口、Veiasl 端 口、VBias2 端 口、Veias3 端 口，该驱动 放大器有两个输入端、两个输出端、三个控制端，两个输入端是VIN_I端和VIN_Q端，两个输 出端是0UT_I端和0UT_Q端，三个控制端是Ctr1端口、Ctr2端口、Ctr3端口，VIN_I端与第一支路I-Branch的VIN端口连接，VIN_Q端与第二支路Q-Branch的VIN端口连接，0UT_I 端与第一支路I-Branch的OUT端口连接，0UT_Q端与第二支路Q-Branch的OUT端口连接， 第一支路 I-Branch 的 VBiasl 端 口、VBias2 端 口、VBias3 端口分别与第二支路 Q-Branch 的 VBiasl 端口、Veias2端口、Veias3端口连接，第一支路I-Branch的VBiasl端口与第二支路Q-Branch的 Veiasl端口的连接点作为Ctr1端口，第一支路I-Branch的VBias2端口与第二支路Q-Branch的 Veias2端口的连接点作为Ctr2端口，第一支路I-Branch的VBias3端口与第二支路Q-Branch 的VBias3端口的连接点作为Ctr3端口。进一步地，第一支路I-Branch和第二支路Q-Branch的结构完全相同，第一支路 I-Branch含第一 MOS管Ml，第MOS管M2，第一电容C1,第二电容C2,第三电容C3,第一电阻 R1，第一电感Lg，第二电感Ls，第三电感LlMd，第三电感Llrad、第二 MOS管M2、第一 MOS管Ml、 第二电感Ls跨接在电源正端VDD和电源负端GND之间第三电感Llrad的一端与电源正端 VDD连接，第三电感Lltjad的另一端与第MOS管M2的漏极连接，第二 MOS管M2的源极与第一 MOS管Ml的漏极连接，第一 MOS管Ml的源极与第二电感Ls的一端连接，第二电感Ls的另一 端与电源负端GND连接，第二 MOS管M2的栅极与电源正端VDD连接，第一电感Lg的一端作 为第一支路I-Branch的信号输入端VIN，第一电感Lg的另一端与第一电容C1的一端连接， 第一电容C1的另一端与第一 MOS管Ml的栅极连接，第一电阻队的一端与第一 MOS管Ml的 栅极连接，第一电阻队的另一端作为第一 MOS管M 1的栅极的偏置电压输入端VBiasl，第二 电容C2的一端与第MOS管M2的漏极连接，第二电容C2的另一端与电源负端GND连接，第三 电容C3的一端与第二 MOS管M2的漏极连接，第三电容C3的另一端作为第一支路I-Branch 的输出端OUT，其中，它还含第三MOS管M3，第四MOS管M4，第四电容C4,第五电容C5,第六 电容Cexl，第七电容Cex2，第八电容Cex3，第二电阻R2，第三电阻R3，第三MOS管M3的漏极、第 四MOS管M4的漏极均与第一 MOS管Ml的漏极连接，第三MOS管M3的源极、第四MOS管M4 的源极均与第一 MOS管Ml的源极连接，第六电容Cexl跨接在第一 MOS管Ml的栅极和第一 MOS管Ml的源极之间，第七电容Cex2跨接在第三MOS管M3的栅极和第三MOS管M3的源极 之间，第八电容Cex3跨接在第四MOS管M4的栅极和第四MOS管M4的源极之间，第四电容C4 的一端、第五电容C5的一端与第一电感Lg和第一电容C1的连接点连接，第四电容C4的另一 端与第三MOS管M3的栅极连接，第五电容C5的另一端与第四MOS管M4的栅极连接，第二 电阻&的一端与第三MOS管M3的栅极连接，第二电阻&的另一端作为第三MOS管M3的栅 极的偏置电压输入端VBias2，第三电阻R3的一端与第四MOS管M4的栅极连接，第三电阻R3的 另一端作为第四MOS管M4的栅极的偏置电压输入端VBias3。该实施方式中的输入级由3个并行排列的输入管构成，并利用3位控制端口 Ctr1 端口、Ctr2端口、Ctr3端口来分别控制管子的工作状态，实现增益7级数字可调，因此，当本 发明的驱动放大器应用在UHF RFID阅读器中时，仅仅改变Ctr1端口、Ctr2端口、Ctr3端口 的值即可调整驱动放大器的输出功率，从而灵活地外接不同的功率放大器，对信号进行有 效的预放大。现举一实施例详细说明本发明的技术方案。实施例本实施例具有与图4所示的电路完全相同的电路结构。本实施例第一支路 !-Branch的元器件和电路参数罗列如下(第二支路Q-Branch的元器件和电路参数与第一支路I-Branch的元器件和电路参数完全一致)第一 MOS管Ml，第二 MOS管M2，第三MOS管M3，第四MOS管M4的宽长比分别是 150um/0. 18um,300um/0. 18um,105um/0. 18um，75um/0. 18um。第一电感Lg，第二电感！^，第三电感LlMd的电感量分别是13.617ηΗ，1.068ηΗ， ΙΟηΗ，其中第三电感Llrad是片外元件。第一电容C1，第二电容C2，第三电容C3，第四电容C4,第五电容C5，第六电容Cexl, 第七电容Cex2，第八电容Cex3的电容值分别是3. 7pF，1. 3pF，500fF, 3. 7pF，3. 7pF，350fF, 350fF，350fF，其中第二电容C2，第三电容C3是片外元件。电阻R1、电阻&、电阻R3的阻值均为2. 27K Ω。控制端Ctr1端口电压是IV或者0V，控制端Ctr2端口电压是IV或者0V，控制端 Ctr3端口电压是IV或者0V，电源电压VDD为1. 8V。下面详细说明本发明技术方案的工作原理。本发明的增益数字可调的全差分射频 CMOS驱动功率放大器的第一支路I-Branch的电路图如图3所示。第一支路I-Branch的主体部分采用共源共栅结构，输入阻抗如下Zin ^ s (Lg+Ls) +l/sCtotal+ ω TLS，其中Ct。tal是从第一电感Lg和第一电容C1的连接点看进去的总的等效电容，0^是 第一 MOS管Ml、第三MOS管M3、第四MOS管M4的特征频率。当输入网络谐振在特定频率时， 输入阻抗为Zin = TLs,at ω = V水Lg + LJCtotal, (1)这里《TLS提供了阻抗匹配的实数部分，即获得50Ω的阻抗匹配，从而同时实现 功率匹配和噪声匹配。另外，由于总的等效电容ct。tal的电容值随着第六电容Crad，第七电容 Crai2，第八电容Cra3的增加而增加，因此从⑴式可以看出，对于同一个谐振频率，Ctotal的增 加使得第一电感Lg的值大大减小，因此在制造集成电路时可节省宝贵的芯片面积。由于第一 MOS管Ml、第三MOS管M3、第四MOS管M4的工作状态由3位控制端Ctr1 端口、Ctr2端口、Ctr3端口来控制，因此第一 MOS管Ml、第三MOS管M3、第四MOS管M4的总 的有效跨导gm = a^+a^+a^,其中g^、^、^分别为第一 MOS管Ml、第三MOS管M3、第四MOS管M4的跨导。&1、 a2, a3分别代表3位控制端Ctr1端口、Ctr2端口、Ctr3端口的值，可以取作0或1代表相应 的第一 MOS管Ml、第三MOS管M3、第四MOS管M4的栅极的偏置电压输入端VBiasl端口、VBias2 端口、VBias3端口的电压值，从而控制第一 MOS管Ml、第三MOS管M3、第四MOS管M4的工作 状态。若 =0，则表示第一 MOS管Ml的栅极的偏置电压接的是低电平0V，第一 MOS管Ml 工作在截止状态；若 =1，则表示第一 MOS管Ml的栅极的偏置电压接的是高电平IV，第 一 MOS管Ml工作在饱和状态，a2、a3的含义以此类推。因此，在本发明的增益数字可调的全差分射频CMOS驱动放大器的VIN_I端、VIN_ Q端输入差分信号，驱动放大器的转换增益Gain = gmQinR0Ut= (algml+a2gm2+a3gm3) QinRout (2)
这里，R。ut为驱动放大器的等效输出阻抗，An是输入谐振网络的品质因子。当^ 分别等于001、010、011、100、101、110、111时，驱动放大器具有7种不同的转换增益(除去 B1B2B3等于000的情况)，从而实现输出功率数字可调，灵活外接不同的功率放大器，不断适 应UHF RFID系统中阅读器和标签之间的距离变化，提高识别能力。综上，本发明驱动放大器电路通过在电路结构上的改善大大节省了芯片的面积； 电路的主体部分采用共源共栅结构，提供了高增益和高隔离度；特别是采用3个并行排列 的MOS管作为输入级，使得转换增益可实现7级数字可调，灵活地应用在UHF RFID阅读器 系统中。
权利要求
1.一种全差分驱动放大器，含第一支路(I-Branch)，第二支路OhBranch)，第一支路 (I-Branch)和第二支路OhBranch)的结构完全相同，第一支路(I-Branch)有输入端口 (VIN)、输出端口 (OUT)，偏置电压l(VBiasl)输入端口，第一 MOS管(M1)，第二 MOS管(M2)，第 一电容(C1)，第二电容(C2)，第三电容(C3)，第一电阻(R1)，第一电感(Lg)，第二电感(Ls)，第 三电感(LlMd)，第三电感(Lltjad)、第二 MOS管(M2)、第一 MOS管(Ml)、第二电感(Ls)跨接在 电源正端(VDD)和电源负端(GND)之间第三电感(L1J的一端与电源正端(VDD)连接， 第三电感(Llrad)的另一端与第二 MOS管(M2)的漏极连接，第二 MOS管(M2)的源极与第一 MOS管(Ml)的漏极连接，第一 MOS管(Ml)的源极与第二电感(Ls)的一端连接，第二电感 (Ls)的另一端与电源负端(GND)连接，第二 MOS管(M2)的栅极与电源正端(VDD)连接，第 一电感(Lg)的一端作为第一支路(I-Branch)的信号输入端(VIN)，第一电感(Lg)的另一 端与第一电容(C1)的一端连接，第一电容(C1)的另一端与第一MOS管(Ml)的栅极连接，第 一电阻(R1)的一端与第一 MOS管(Μ 1)的栅极连接，第一电阻(R1)的另一端作为第一 MOS 管(Ml)的栅极的偏置电压l(VBiasl)的输入端，第二电容(C2)的一端与第二 MOS管(M2)的 漏极连接，第二电容(C2)的另一端与电源负端(GND)连接，第三电容(C3)的一端与第二MOS 管(M2)的漏极连接，第三电容(C3)的另一端作为第一支路(I-Branch)的输出端(OUT)，其 特征在于，所述第一支路、第二支路还分别包含N个与C1、M1、Rl构成的结构并联的、构成相同的结构，N为大于等于1的正整数；N+1 个控制端 Ctri，i = 1-N+1,其中，所述第一支路和第二支路的对应的偏置电压输入端相连，并且连接点作为各控 制端Ctri的输入端。
2.如权利要求1所述的全差分驱动放大器，其特征在于，在第一支路和第二支路中的 N+1个并联的结构的每一个中的MOS管的栅极和源极之间连接一个电容Cexi，i = 1-N+1。
3.如权利要求1或2所述的全差分驱动放大器，其特征在于，N= 2。
4.如权利要求3所述的全差分驱动放大器，其特征在于，3个并联的结构中的3个MOS 管的栅极的宽度不相同。
5.如权利要求3所述的全差分驱动放大器，其特征在于，3个并联的结构中的3个MOS 管的栅极的宽度比(W1 W2 W3) = 1 1.4 2。
全文摘要
本发明提供了一种全差分驱动放大器，该驱动放大器在传统驱动放大器的基础上，将驱动放大器的输入级再添加N个并行排列的输入晶体管，即输入级由N+1个并行排列的晶体管构成。这N+1个并行排列的输入管的工作状态通过N+1个控制端口进行控制，从而实现增益多级数字可调。
文档编号H03F3/45GK102142821SQ201010103629
公开日2011年8月3日 申请日期2010年2月1日 优先权日2010年2月1日
发明者任旭, 张润曦, 徐萍, 胡晓, 蒋颖丹, 赖宗声, 黄飞 申请人:华东师范大学