专利名称：Fpga可配置五输入查找表结构的制作方法
技术领域：
本发明属于FPGA器件技术领域，具体涉及一种FPGA查找表结构。
背景技术：
基于查找表的可编程逻辑单元是将所要实现的逻辑函数真值表的值存储在可编 程控制的SRAM中，根据输入选择相应的函数输出。或者将查找表看作一个存储器，函数真 值表在逻辑编程时存入，查找表的输入相当于存储器的地址输入，查找表的输出相当于存 储器的数据输出。目前，主流的商用FPGA器件，如Xilinx公司的Virtex和Spartan系列 [1] [2] ,Altera 公司的 Stratix 和 Cyclone 系列[3] [4]以及 Lattice 公司的 EC 和 ECP 系 列[5]，均是采用基于查找表的可编程逻辑单元。研究表明[6]，输入端数目为4至6的查 找表具有最佳的面积和延时性能。此类可编程逻辑单元的逻辑粒度中等、功能灵活、电路面 积和速度均较为适中。传统的三输入或四输入查找表逻辑资源的密度较低且配置固定不灵活，在配置较 复杂的逻辑函数时会降低互联资源的有效利用率。故设计一种可在三输入、四输入查找表 和五输入查找表之间进行选择配置的新型查找表结构，在不增加互连资源复杂性的前提 下，增加逻辑资源的密度，提高配置的灵活性，从而可以根据用户的需要更加充分地利用可 编程逻辑资源和互连资源。
发明内容
本发明的目的在于提供一种可提高配置的灵活性、逻辑资源的密度和互连资源的 有效利用率的FPGA查找表结构。本发明以基于四输入查找表的SLICE为例，在基于2个四输入查找表的SLICE结 构的基础上，增加两个同样的四输入查找表，并和原先已经存在的四输入查找表复用输入 端口。利用SLICE已经存在的BX和BY两个输入分别作为SLICE中两个查找表的第五个输 入，从而在一个可编程逻辑单元中提供两个等价五输入查找表的硬件支持。如图2所示，原有的查找表分别为F和G，其结果输入到多路选择器MUX (如图中 虚线框所示)的DO端，由编程点控制是否输出到X和Y (实现四输入查找表功能)。加入两 个新的四输入查找表F-new和G-new后，其结果输入到MUX扩展输入端F4AUX。当配置成五 输入查找表结构时，MUX允许BX在F和F-new的结果之间、BY在G和G_new的结果之间进 行选择，即在DO和F4AUX两个输入端之间进行选择，从而实现四输入查找表到五输入查找 表的转变。即通过编程点和译码控制电路选择将查找表配置成四输入或者五输入模式。已有查找表结构包括三输入查找表和四输入查找表，上面仅以四输入查找表为例 说明，本发明同样可用于基于三输入查找表的SLICE。即本发明可以根据用户应用的需要在 已有查找表(包括三输入查找表和四输入查找表)和五输入查找表之间灵活地进行选择配 置。技术效果
3采用了这种改进的查找表结构以后，就可以同时为用户提供传统的四输入查找表和等 价五输入查找表的硬件上的支持，并且可以根据用户的要求进行灵活的配置。同时由于这 种等价的五输入查找表并不改变原先四输入查找表的结构(即输入端口数)，所以不会增加 互连资源的复杂性。在配置较复杂的逻辑函数时可以更加充分地利用可编程逻辑资源，从 而更加有效地利用互连资源以减轻布局布线程序的负担。
图1为基于四输入查找表的SLICE总体构架。图2为新型五输入查找表的结构。图3为四输入和五输入查找表可配置电路原理。
具体实施例方式传统的可编程逻辑单元的一个SLICE中可配置的查找表的大小是固定的，例如基 于四输入查找表的结构，如图1所示。一个SLICE中含有2个四输入的查找表，最大可以通 过增加BX作为第五个输入配置成五输入的查找表(F5输出)。其优点是采用了当前主流商 用FPGA经速度、面积、功耗综合考虑而折中使用的四输入查找表结构，且较少的输入引脚 节省了大量的互连资源；其缺点是逻辑资源的密度较低且配置固定不灵活，在配置较复杂 的逻辑函数时会降低互联资源的有效利用率。新型可配置五输入查找表结构如图2所示， 其结构是对已经存在的2个四输入查找表F和G，分别增加一个新的四输入查找表F-new、 G-new，且新的查找表和已有的查找表共用四个输入端，即四输入查找表F和新增加的四输 入查找表F-new共用四个输入端F [4:1]；四输入查找表G和新增加的四输入查找表G-new 共用四个输入端G [4:1]；对原有的MUX进行扩展，增加一个输入端F4AUX (连接到新增查找 表的结果)，并通过复用已有的SLICE输入端口 BX(BY)作为第五个输入以实现五输入查找 表的功能。这种结构的配置不是固定的，而是在硬件上增加了对五输入查找表功能的支持， 通过三个编程点S2、S1和SO值的不同组合，可以根据需要在四输入查找表和五输入查找表 之间进行灵活的配置，同时这种结构不增加SLICE的输入引脚数，在增加逻辑资源密度的 同时节约了互联资源。图3显示了实现核心功能的扩展后MUX的内部结构原理。查找表结果(不管是四 输入还是五输入)之外的信号通过一个Decoder的译码模块进行选择，输出为X (或Y) 1 ； 查找表结果的数据通路是由编程点Sl和复用的已有的输入端BX(BY)控制的一个二选一 MUX，输出为X(或Y)0。由编程点S2及其反信号S2B控制的输出二选一 MUX决定了输出信 号的类型，真值表如表1所示当S2为0时，输出X(或Y)0，即用作查找表；当S2为1时， 输出Χ(或Y) 1，即配置成查找表之外的功能，而具体功能的选择已经在上一个Decoder译 码模块中完成。输出编程点Sl决定了当使用查找表功能时，是配置成五输入查找表还是 四输入查找表，如表2所示当Sl为0时，配置成传统的四输入查找表，由原有的四输入 查找表的输出F或G给出结果，此时BX(或BY)不起作用；当Sl为1时，BX(或BY)起到 在两个四输入查找表的结果(F和F-new (G或G-new))当中进行选择的作用，由原来的从
个存储单元进行选择(四输入查找表)转为从25个存储单元进行选择，从而实现五输入 查找表的功能。
表 1
S2S2Bχσ)01X(Y)O10X(Y)I
表2
SlBX (BY)X(Y)O0XDO10DO11F4AUX
参考文献Xilinxj Inc.， Spartan/Spartan-II/Spartan-3 FPGA Family Complete Data SheetXilinxj Inc.， Virtex/Virtex-II/Virtex-4/Virtex-5 FPGA Family Complete Data SheetAltera Corp., Cyclone/CycIone-II Device HandbookAltera Corp.， Stratix/Stratix-II/Stratix-III Device HandbookLattice Semiconductor Corp., LatticeECP/EC Family Data Sheet, May 2005E. Ahmed and J. Rose, "The Effect of LUT and Cluster Size on Deep-Submicron FPGA Performance and Density, ” [C] Proc. of ACM Int. Symp. on FPGAs, pp. 3-12，Feb. 2000。
权利要求
一种FPGA可配置五输入查找表结构，其特征在于在基于2个四输入查找表的可编程逻辑单元的SLICE中，对于2个四输入查找表分别加入1个同样的四输入查找表；加入的1个四输入查找表和原先已经存在的一个四输入查找表复用输入端口，并且分别利用SLICE中已经存在的两个输入端口BX和BY作为SLICE中两个查找表的第五个输入端口。
2.根据权利要求1所述的FPGA可配置五输入查找表结构，其特征在于设原有的四输 入查找表分别为F和G，其结果分别输入到多路选择器MUX的DO端，由编程点控制是否输 出到X和Y ；新加入2个四输入查找表F-new和G-new后，其结果输入到多路选择器MUX扩 展输入端F4AUX ；当配置成五输入查找表结构时，多路选择器MUX允许BX在F和F-new的 结果之间、BY在G和G-new的结果之间进行选择，即在DO和F4AUX两个输入端之间进行选 择，从而实现四输入查找表到五输入查找表的转变。
3.根据权利要求1所述的FPGA可配置五输入查找表结构，其特征在于适用于基于三 输入查找表的可编程逻辑单元的SLICE中。
全文摘要
本发明属于FPGA器件技术领域，具体为一种FPGA可配置五输入查找表结构。本发明是在基于2个四输入查找表的可编程逻辑单元的SLICE中，分别加入1个同样的四输入查找表；加入的1个四输入查找表和原先已经存在的一个四输入查找表复用输入端口，并且分别利用SLICE中已经存在的两个输入端口BX和BY作为SLICE中两个查找表的第五个输入端口。这种改进并不增加FPGA互联资源的复杂性。在用户电路中实现较复杂的逻辑函数时，可提高逻辑资源和互连资源的利用率以及芯片面积的利用率，并减轻布局布线软件的负担。本发明可以根据用户应用的需要在已有查找表(包括三输入查找表和四输入查找表)和五输入查找表之间灵活地进行选择配置。
文档编号H03K19/173GK101969306SQ201010273730
公开日2011年2月9日 申请日期2010年9月7日 优先权日2010年9月7日
发明者来金梅, 毛志东, 王健, 王元, 陈利光 申请人:复旦大学