专利名称：一种基于正反馈电感替代法的有源低通滤波器的制作方法
技术领域：
本发明涉及模拟滤波器设计领域，特别是一种基于正反馈电感替代法的有源低通滤波器。
背景技术：
基于CMOS工艺的模拟滤波器设计技术飞速发展，新型滤波器电路结构不断涌 3 ^ D’ Amico ￠#= ^〈〈Stefano D' Amico, Matteo Conta and Andrea Baschirotto, "A4. 1-mff 10-MHz Fourth-Order Source-Follower-Based Continuous-Time Filter With79-dB DR, "IEEE Journal of Solid-State Circuits，pp. 2713-2719，Dec. 2006》中描述了基于源极跟随器的有源滤波器打破了传统有源滤波器设计结构，在低功耗下实现了高线性特性和高动态范围。图1中所示一个一阶基于源极跟随器积分器由源极跟随器Mpl (其跨导为Gml)与负载电容Q组成积分器，其传输函数为H(S) =(1)在一阶基于源极跟随器积分器的基础上，采用局部正反馈技术综合复数极点， D’ Amico提出了全PMOS双二阶单元(双二阶单元1)和全NMOS双二阶单元(双二阶单元 2)，如图2所示，这些双二阶单元均为二阶低通滤波器。全PMOS双二阶单元和全NMOS双二阶单元通过级联形成四阶低通滤波器。在实际应用中，对高阶滤波器的需求更多。通常低通双二阶单元主要应用在采用级联法设计高阶低通滤波器中。高阶滤波器中的每个双二阶单元相对级联的其他双二阶单元独立，因此受到工艺偏差影响很大，级联级数越高，影响越大。这就是目前基于源极跟随器的有源低通滤波器存在主要问题。(有关有源滤波器的级联法和电感替代法设计高阶滤波器相关知识可参考 Deliyannis，Τ.，Sun, Y.，and Fidler, J.，K. ‘Continuous-Time Active Filter Design' Boca Raton, FL :CRC, 1999。)采用电感替代法实现的高阶滤波器中的各个极点相互关联，使得采用该种方法实现的高阶滤波器受到工艺偏差影响很小。但是目前该方法主要是基于负反馈技术(可参考文献 Bram Nauta, "A CMOS Transconductance-C Filter Technique for Very High Frequencies” IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 27, NO. 2. FEBRUARY 1992)， 每个无源电感由四个跨导单元组成有源电感替代，而每个跨导单元由于八个晶体管组成， 一个五阶滤波器至少需要六十四个晶体管(仅考虑电感替代所需晶体管的数量)。因此，基于负反馈电感替代法的电路设计复杂。总之，目前已有技术存在两点不足(1)采用基于双二阶单元的级联法实现高阶滤波器受工艺偏差影响很大；( 基于负反馈技术的电感替代法电路设计复杂。
发明内容
本发明的目的是为克服已有技术的不足之处，提出一种基于正反馈电感替代法的有源低通滤波器，本发明采用了基于正反馈技术的电感替代法实现受工艺偏差影响很小的高阶低通滤波器。可广泛应用于电感替代法设计有源低通滤波器。本发明提出的基于正反馈电感替代法的有源低通滤波器，其特征在于，采用全 PMOS管实现，该有源低通滤波器包括电容单元，用于综合低通滤波特性；输入单元，用于在电压域转换输入信号；虚设单元，用于平衡输出共模电平和寄生效应；有源电感单元，用于实现基于正反馈的有源电感；其中，所述的电容单元，由第一电容C1、第二电容C2、第三电容C3、第四电容C4和第五电容C5组成，第二电容C2和第四电容C4用于变换有源电感；其中，第一电容C1的正极接第一节点的正端Vlp，第一电容C1的负极接第一节点的负端Vln;第二电容C2的正极接第二节点的正端V2p，第二电容C2的负极接第二节点的负端V2n ；第三电容C3的正极接第三节点的正端V3p，第三电容C3的负极接第三节点的负端Vto ；第四电容C4的正极接第四节点的正端V4p，第四电容C4的负极接第四节点的负端V4n;第五电容(5的正极接输出节点的正端v。p， 第五电容C5的负极接输出节点的负端v。n ；所述的输入单元，由第一 PMOS管Mn、第二 PMOS管Mlr、第三PMOS管Mdl、第四PMOS 管Md,、第五PMOS管Μω和第六PMOS管Mto组成 ’第一 PMOS管M11的栅极连接输入正端Vip， 第一 PMOS管M11的源极连接第一节点的正端Vlp ；第二 PMOS管M1,的栅极接输入负端Vin，第二 PMOS管M1,的源极连接第一节点的负端Vln ；第三PMOS管Mdl的栅极接偏置电压Vb，第三 PMOS管Mdl的源极接第一节点的正端Vlp ；第四PMOS管Mto的栅极接偏置电压\，第四PMOS 管Mto的源极接第一节点的负端Vln ；第五PMOS管Mra的漏极接地电压GND，第五PMOS管Mqi 的栅极接地电压GND，第五PMOS管Mra的源极、第一 PMOS管M11的漏极和第三PMOS管^的漏极连接在一起；第六PMOS管Mto的漏极接地电压GND，第六PMOS管Mto的栅极接地电压 GND,第六PMOS管Mto的源极、第二 PMOS管的漏极和第四PMOS管Mtt的漏极连接在一起；所述的虚设单元，由第七PMOS管Mnl、第八PMOS管M1^第九PMOS管M和第十PMOS 管组成；第七PMOS管M111的栅极接偏置电压Vb，第七PMOS管M111的源极接输出节点的正端 Vop ；第八PMOS管Mm的栅极接偏置电压\，第八PMOS管Mm的源极接输出节点的负端V。n ； 第九PMOS管M121的漏极接地电压GND，第九PMOS管Mm的栅极接地电压GND，第九PMOS管 M121的源极和第七PMOS管M111的漏极相连；第十PMOS管M1&的漏极接地电压GND，第十PMOS 管的栅极接地电压GND，第十PMOS管的源极和第八PMOS管Mllr的漏极相连；所述的有源电感单元，由第i^一 PMOS管M21、第十二 PMOS管M2r、第十三PMOS管M61、 第十四PMOS管Mfo、第十五PMOS管Mltll、第十六PMOS管M·、第十七PMOS管V31、第十八PMOS 管 、第十九 PMOS 管 V51、第二十 PMOS 管 Mfe、第二^^一 PMOS 管 M71、第二十二 PMOS 管 M7r、 第二十三PMOS管M91、第二十四PMOS管M9r、第二十五PMOS管M41、第二十六PMOS管M4r、第二十七PMOS管M81和第二十八PMOS管IV组成；第十一 PMOS管M21的漏极接第一节点的正端Vlp，第十一 PMOS管M21的栅极接第一节点的负端Vln，第十一 PMOS管M21的源极接电源电压VDD ；第十二 PMOS管M2,的漏极接第一节点的负端Vln，第十二 PMOS管M2r的栅极接第一节点的正端Vlp，第十二 PMOS管M2r的源极接电源电压VDD ；第十三PMOS管M61的漏极接第三节点的正端V3p，第十三PMOS管M61的栅极接第三节点的负端V3n，第十三PMOS管M61的源极接电源电压VDD ；第十四PMOS管M6,的漏极接第三节点的负端V3n，第十四PMOS管M6,的栅极接第三节点的正端V3p，第十四PMOS管Mer的源极接电源电压VDD ；第十五PMOS管Mltll的漏极接输出节点的正端V。p，第十五PMOS管Mltll的栅极接输出节点的负端V。n，第十五PMOS管 Mltll的源极接电源电压VDD;第十六PMOS管Mltte的漏极接输出节点的负端V。n，第十六PMOS管 M10r的栅极接输出节点的正端V。p，第十六PMOS管Mltl,的源极接电源电压VDD ；第十七PMOS 管V31的漏极接第二节点的正端V2p，第十七PMOS管Vm的栅极接第二节点的负端V2n，第十七 PMOS管V31的源极接第一节点的正端Vlp ；第十八PMOS管N况的漏极接第二节点的负端V2n， 第十八PMOS管的栅极接第二节点的正端V2p，第十八PMOS管的源极接第二节点的负端V2n ；第十九PMOS管V51的漏极接第二节点的正端V2p，第十九PMOS管V51的栅极接第二节点的负端V2n，第十九PMOS管V51的源极接第三节点的正端；第二十PMOS管M5,的漏极接第二节点的负端V2n，第二十PMOS管Mfe的栅极接第二节点的正端V2p，第二十PMOS管Mfe的源极接第三节点的负端Vai ；第二十一 PMOS管M71漏极接第四节点的正端V4p，第二十一 PMOS 管M71的栅极接第四节点的负端V4n，第二十一 PMOS管M71的源极接第三节点的正端；第二十二 PMOS管M7r漏极接第四节点的负端V4n，第二十二 PMOS管M7r的栅极接第四节点的正端V4p，第二十二 PMOS管M7,的源极接第三节点的负端Vai ；第二十三PMOS管M91的漏极接第四节点的正端V4p，第二十三PMOS管M91的栅极接第四节点的负端V4n，第二十三PMOS管M91 的源极接输出节点的正端；第二十四PMOS管Mto的漏极接第四节点的负端V4n，第二十四 PMOS管M9r的栅极接第四节点的正端\，第二十四PMOS管M9r的源极接输出节点的负端V5n ； 第二十五PMOS管M41的漏极和栅极接地电压GND，第二十五PMOS管M41的源极接第二节点的正端V2p ；第二十六PMOS管的漏极和栅极接地电压GND，第二十六PMOS管的源极接第二节点的负端V2n ；第二十七PMOS管M81的漏极和栅极接地电压GND，第二十七PMOS管Il81 的源极接第四节点的正端V4p ；第二十八PMOS管M8r的漏极和栅极接地电压GND，第二十八 PMOS管M8r的源极接第四节点的负端V4n。本发明提出的另一种基于正反馈电感替代法的有源低通滤波器，其特征在于，采用全NMOS管实现，该有源低通滤波器包括电容单元，用于综合低通滤波特性；输入单元，用于在电压域转换输入信号；虚设单元，用于平衡输出共模电平和寄生效应；有源电感单元，用于实现基于正反馈的有源电感；其中，所述的电容单元，由第一电容C1、第二电容C2、第三电容C3、第四电容C4和第五电容C5组成，第二电容C2和第四电容C4用于变换有源电感；其中，第一电容C1的正极接第一节点的正端Vlp，第一电容C1的负极接第一节点的负端Vln;第二电容C2的正极接第二节点的正端V2p，第二电容C2的负极接第二节点的负端V2n ；第三电容C3的正极接第三节点的正端V3p，第三电容C3的负极接第三节点的负端Vto ；第四电容C4的正极接第四节点的正端V4p，第四电容C4的负极接第四节点的负端V4n;第五电容(5的正极接输出节点的正端v。p， 第五电容C5的负极接输出节点的负端v。n。所述的输入单元，由第一匪OS管Mu、第二匪OS管Mlr、第三匪OS管Mdl、第四匪OS 管Md,、第五NMOS管Μω和第六NMOS管Mto组成 ’第一 NMOS管M11的栅极连接输入正端Vip， 第一 NMOS管M11的源极连接第一节点的正端Ap ；第二 NMOS管M^的栅极接输入负端Vin，第二 NMOS管M1,的源极连接第一节点的负端Vln ；第三NMOS管Mdl的栅极接偏置电压Vb，第三 NMOS管Mdl的源极接第一节点的正端Vlp ；第四NMOS管Mto的栅极接偏置电压Vb，第四PMOS 管Mto的源极接第一节点的负端Vln ；第五PMOS管Mra的漏极接电源电压VDD，第五NMOS管 M01的栅极接电源电压VDD，第五NMOS管Mqi的源极、第一 NMOS管M11的漏极和第三NMOS管 Mdl的漏极连接在一起；第六NMOS管Mto的漏极接电源电压VDD，第六NMOS管Mto的栅极接电源电压VDD，第六NMOS管Mto的源极、第二 NMOS管M^的漏极和第四NMOS管Mtt的漏极连接在一起。所述的虚设单元，由第七匪OS管Mnl、第八匪OS管M1^第九匪OS管M和第十匪OS 管组成；第七NMOS管M111的栅极接偏置电压Vb，第七NMOS管M111的源极接输出节点的正端 Vop ；第八NMOS管Mm的栅极接偏置电压\，第八NMOS管M11^的源极接输出节点的负端V。n ； 第九NMOS管M121的漏极接电源电压VDD，第九NMOS管M121的栅极接电源电压VDD，第九NMOS 管Mm的源极和第七NMOS管M111的漏极相连；第十NMOS管的漏极接电源电压VDD，第十NMOS管M1&的栅极接电源电压VDD，第十NMOS管M1&的源极和第八NMOS管的漏极相连。所述的有源电感单元，由第i^一 NMOS管M21、第十二 NMOS管M2r、第十三NMOS管M61、 第十四匪OS管Mfo、第十五匪OS管M皿、第十六匪OS管M·、第十七匪OS管V31、第十八匪OS 管、第十九匪OS管V51、第二十匪OS管Mfe、第二^^一匪OS管M71、第二十二匪OS管M7r、 第二十三匪OS管M91、第二十四匪OS管M9r、第二十五匪OS管M41、第二十六匪OS管M4r、第二十七NMOS管M81和第二十八NMOS管M8r组成；第十一 NMOS管M21的漏极接第一节点的正端Vlp，第十一 NMOS管M21的栅极接第一节点的负端Vln，第十一 NMOS管M21的源极接地电压 GND ；第十二 NMOS管M2r的漏极接第一节点的负端Vln，第十二 NMOS管M2r的栅极接第一节点的正端Vlp，第十二 NMOS管M2r的源极接地电压GND ；第十三NMOS管M61的漏极接第三节点的正端V3p，第十三NMOS管M61的栅极接第三节点的负端V3n，第十三NMOS管M61的源极接地电压GND ；第十四NMOS管Mer的漏极接第三节点的负端V3n，第十四NMOS管M6r的栅极接第三节点的正端V3p，第十四NMOS管Mer的源极接地电压GND ；第十五NMOS管M皿的漏极接输出节点的正端V。p，第十五NMOS管M皿的栅极接输出节点的负端V。n，第十五NMOS管Mltll的源极接地电压GND ；第十六NMOS管Mltte的漏极接输出节点的负端V。n，第十六NMOS管Mlto的栅极接输出节点的正端V。p，第十六NMOS管Mlto的源极接地电压GND ；第十七NMOS管V31的漏极接第二节点的正端V2p，第十七NMOS管V31的栅极接第二节点的负端V2n，第十七NMOS管 V31的源极接第一节点的正端Ap ；第十八NMOS管的漏极接第二节点的负端V2n，第十八 NMOS管N况的栅极接第二节点的正端V2p，第十八NMOS管的源极接第二节点的负端V2n ； 第十九NMOS管V51的漏极接第二节点的正端V2p，第十九NMOS管V51的栅极接第二节点的负端V2n，第十九NMOS管V51的源极接第三节点的正端；第二十NMOS管Mfe的漏极接第二节点的负端V2n，第二十NMOS管Mfe的栅极接第二节点的正端V2p，第二十NMOS管Mfe的源极接第三节点的负端Vai ；第二十一 NMOS管M71漏极接第四节点的正端V4p，第二十一 NMOS管M71 的栅极接第四节点的负端V4n，第二十一 NMOS管M71的源极接第三节点的正端；第二十二 NMOS管M7r漏极接第四节点的负端V4n，第二十二 NMOS管M7r的栅极接第四节点的正端\， 第二十二 NMOS管M7r的源极接第三节点的负端Vto ；第二十三NMOS管M91的漏极接第四节点的正端V4p，第二十三NMOS管M91的栅极接第四节点的负端V4n，第二十三NMOS管M91的源极接输出节点的正端V。p ；第二十四NMOS管Mto的漏极接第四节点的负端V4n，第二十四NMOS 管M9r的栅极接第四节点的正端\，第二十四NMOS管M9r的源极接输出节点的负端V。n ；第二十五NMOS管M41的漏极和栅极接电源电压VDD，第二十五NMOS管M41的源极接第二节点的正端V2p ；第二十六NMOS管M4,的漏极和栅极接电源电压VDD，第二十六NMOS管M4,的源极接第二节点的负端V2n ；第二十七NMOS管M81的漏极和栅极接电源电压VDD，第二十七NMOS 管M81的源极接第四节点的正端V4p ；第二十八NMOS管IV的漏极和栅极接电源电压VDD，第二十八BMOS管M8r的源极接第四节点的负端V4n。本发明的特点及效果(1)本发明与传统基于负反馈电感替代法不同，基于正反馈技术实现电感替代法设计高阶有源低通滤波器。(2)本发明采用电流复用技术和电压域处理模拟信号，实现了在低功耗下获得高线性度。(3)本发明与基于双二阶单元的级联法设计高阶有源低通滤波器相比，采用了电感替代法使其受工艺偏差影响很小。(4)本发明可由较少晶体管实现，结构对称简单，易于设计。(5)本发明还可进一步根据应用对滤波器的增益要求，调整输入部分中第一 PMOS 管和第三PMOS管、第二 PMOS管和第四PMOS管的宽度的比例，可实现不同通带增益。(6)本发明还可通过合理设定晶体管的尺寸，在各种工艺角下使得第一节点到第五节点的正跨导总和(包括寄生跨导)大于负跨导，这样就可以保证电路的稳定性。
图1是已有的一阶基于源极跟随器积分器的示意图；图2是已有的全PMOS双二阶单元和全NMOS双二阶单元通过级联形成四阶低通滤波器的示意图；图3是本发明提出的全PMOS管基于正反馈电感替代法的有源低通滤波器的示意图；图4是本发明提出的全NMOS管基于正反馈电感替代法的有源低通滤波器的示意图；图5是本发明提出的5阶有源低通滤波器的幅度传输曲线。
具体实施例方式本发明的基于正反馈电感替代法的有源低通滤波器结合附图及实施例详细说明如下本发明提出的基于正反馈电感替代法的有源低通滤波器，如图3所示，其特征在于，采用全PMOS管实现，该有源低通滤波器包括 电容单元1，用于综合低通滤波特性；输入单元2，用于在电压域转换输入信号；虚设单元3，用于平衡输出共模电平和寄生效应；有源电感单元4，用于实现基于正反馈的有源电感；各单元分别用虚线框标出；
其中，所述的电容单元1，由第一电容C1、第二电容C2、第三电容C3、第四电容C4和第五电容C5组成，第二电容C2和第四电容C4用于变换有源电感；其中，第一电容C1的正极接第一节点的正端Vlp，第一电容C1的负极接第一节点的负端Vln;第二电容C2的正极接第二节点的正端V2p，第二电容C2的负极接第二节点的负端V2n;第三电容C3的正极接第三节点的正端V3p，第三电容C3的负极接第三节点的负端Vai ；第四电容C4的正极接第四节点的正端V4p，第四电容C4的负极接第四节点的负端V4n ；第五电容C5的正极接输出节点的正端 v。p，第五电容C5的负极接输出节点的负端v。n;所述的输入单元2，由第一 PMOS管Mn、第二 PMOS管Mlr、第三PMOS管Mdl、第四PMOS 管Md,、第五PMOS管Μω和第六PMOS管Mto组成 ’第一 PMOS管M11的栅极连接输入正端Vip， 第一 PMOS管M11的源极连接第一节点的正端Vlp ；第二 PMOS管M1,的栅极接输入负端Vin，第二 PMOS管M1,的源极连接第一节点的负端Vln ；第三PMOS管Mdl的栅极接偏置电压Vb，第三 PMOS管Mdl的源极接第一节点的正端Vlp ；第四PMOS管Mto的栅极接偏置电压\，第四PMOS 管Mto的源极接第一节点的负端Vln ；第五PMOS管Mra的漏极接地电压GND，第五PMOS管Mqi 的栅极接地电压GND，第五PMOS管Mra的源极、第一 PMOS管M11的漏极和第三PMOS管^的漏极连接在一起；第六PMOS管Mto的漏极接地电压GND，第六PMOS管Mto的栅极接地电压 GND,第六PMOS管Mto的源极、第二 PMOS管的漏极和第四PMOS管Mtt的漏极连接在一起；所述的虚设单元3，由第七PMOS管Mnl、第八PMOS管Mllr、第九PMOS管M和第十 PMOS管组成；第七PMOS管M111的栅极接偏置电压Vb，第七PMOS管M111的源极接输出节点的正端V。p ；第八PMOS管Mm的栅极接偏置电压\，第八PMOS管Mm的源极接输出节点的负端 Von ；第九PMOS管Mm的漏极接地电压GND，第九PMOS管M121的栅极接地电压GND，第九PMOS 管Mm的源极和第七PMOS管M111的漏极相连；第十PMOS管的漏极接地电压GND，第十 PMOS管的栅极接地电压GND，第十PMOS管的源极和第八PMOS管Mllr的漏极相连；所述的有源电感单元4，由第i^一 PMOS管M21、第十二 PMOS管、第十三PMOS管 M61、第十四PMOS管M6r、第十五PMOS管M皿、第十六PMOS管M1(lr、第十七PMOS管V31、第十八 PMOS 管 、第十九 PMOS 管 V51、第二十 PMOS 管 Mfe、第二^^一 PMOS 管 M71、第二十二 PMOS 管 M7r、第二十三PMOS管M91、第二十四PMOS管M9r、第二十五PMOS管M41、第二十六PMOS管M4r、 第二十七PMOS管M81和第二十八PMOS管IV组成；第十一 PMOS管M21的漏极接第一节点的正端Vlp，第十一 PMOS管M21的栅极接第一节点的负端Vln，第十一 PMOS管M21的源极接电源电压VDD ；第十二 PMOS管M2,的漏极接第一节点的负端Vln，第十二 PMOS管M2r的栅极接第一节点的正端Vlp，第十二 PMOS管M2r的源极接电源电压VDD ；第十三PMOS管M61的漏极接第三节点的正端V3p，第十三PMOS管M61的栅极接第三节点的负端V3n，第十三PMOS管M61的源极接电源电压VDD ；第十四PMOS管M6,的漏极接第三节点的负端V3n，第十四？1 3管1的栅极接第三节点的正端V3p，第十四PMOS管Mer的源极接电源电压VDD ；第十五PMOS管Mltll的漏极接输出节点的正端V。p，第十五PMOS管Mltll的栅极接输出节点的负端V。n，第十五PMOS管 Mltll的源极接电源电压VDD;第十六PMOS管Mltte的漏极接输出节点的负端V。n，第十六PMOS管 M10r的栅极接输出节点的正端V。p，第十六PMOS管Mltl,的源极接电源电压VDD ；第十七PMOS 管V31的漏极接第二节点的正端V2p，第十七PMOS管Vm的栅极接第二节点的负端V2n，第十七 PMOS管V31的源极接第一节点的正端Vlp ；第十八PMOS管N况的漏极接第二节点的负端V2n， 第十八PMOS管的栅极接第二节点的正端V2p，第十八PMOS管的源极接第二节点的负端V2n ；第十九PMOS管V51的漏极接第二节点的正端V2p，第十九PMOS管V51的栅极接第二节点的负端V2n，第十九PMOS管V51的源极接第三节点的正端；第二十PMOS管M5,的漏极接第二节点的负端V2n，第二十PMOS管Mfe的栅极接第二节点的正端V2p，第二十PMOS管Mfe的源极接第三节点的负端Vai ；第二十一 PMOS管M71漏极接第四节点的正端V4p，第二十一 PMOS 管M71的栅极接第四节点的负端V4n，第二十一 PMOS管M71的源极接第三节点的正端；第二十二 PMOS管M7r漏极接第四节点的负端V4n，第二十二 PMOS管M7r的栅极接第四节点的正端V4p，第二十二 PMOS管M7,的源极接第三节点的负端Vai ；第二十三PMOS管M91的漏极接第四节点的正端V4p，第二十三PMOS管M91的栅极接第四节点的负端V4n，第二十三PMOS管M91 的源极接输出节点的正端；第二十四PMOS管Mto的漏极接第四节点的负端V4n，第二十四 PMOS管M9r的栅极接第四节点的正端\，第二十四PMOS管M9r的源极接输出节点的负端V5n ； 第二十五PMOS管M41的漏极和栅极接地电压GND，第二十五PMOS管M41的源极接第二节点的正端V2p ；第二十六PMOS管的漏极和栅极接地电压GND，第二十六PMOS管的源极接第二节点的负端V2n ；第二十七PMOS管M81的漏极和栅极接地电压GND，第二十七PMOS管Il81 的源极接第四节点的正端V4p ；第二十八PMOS管M8r的漏极和栅极接地电压GND，第二十八 PMOS管M8r的源极接第四节点的负端V4n。在上述结构的基础上，本发明可根据应用对滤波器的增益要求，调整部分PMOS管的宽度比例，实现不同通带增益。例如所述的第一 PMOS管M11的宽度(W1)与第三PMOS管 Mdl的宽度(Wd)之和等于第七PMOS管M111的宽度(W11)；所述的第二 PMOS管Mlr的宽度(W1) 与第四PMOS管Mdr的宽度(Wd)之和等于第八PMOS管Mllr的宽度(W11)；第七PMOS管M111, 第八PMOS管第十七PMOS管V31、第十八PMOS管、第十九PMOS管V51、第二十PMOS管 M5r、第二^^一 PMOS管M71、第二十二 PMOS管M7r、第二十三PMOS管M91和第二十四PMOS管M9r 的宽度都相等。本发明提出的另一种基于正反馈电感替代法的有源低通滤波器，如图4所示，其特征在于，采用全NMOS管实现，，该有源低通滤波器包括 电容单元1，用于综合低通滤波特性；输入单元2，用于在电压域转换输入信号；虚设单元3，用于平衡输出共模电平和寄生效应；有源电感单元4，用于实现基于正反馈的有源电感；各单元分别用虚线框标出；其中，所述的电容单元1，由第一电容C1、第二电容C2、第三电容C3、第四电容C4和第五电容C5组成，第二电容C2和第四电容C4用于变换有源电感；其中，第一电容C1的正极接第一节点的正端Vlp，第一电容C1的负极接第一节点的负端Vln;第二电容C2的正极接第二节点的正端V2p，第二电容C2的负极接第二节点的负端V2n;第三电容C3的正极接第三节点的正端V3p，第三电容C3的负极接第三节点的负端Vai ；第四电容C4的正极接第四节点的正端V4p，第四电容C4的负极接第四节点的负端V4n ；第五电容C5的正极接输出节点的正端 v。p，第五电容C5的负极接输出节点的负端v。n。所述的输入单元2，由第一匪OS管Mu、第二匪OS管Mlr、第三匪OS管Mdl、第四匪OS 管Md,、第五NMOS管Μω和第六NMOS管Mto组成 ’第一 NMOS管M11的栅极连接输入正端Vip， 第一 NMOS管M11的源极连接第一节点的正端Ap ；第二 NMOS管M^的栅极接输入负端Vin，第二 NMOS管M1,的源极连接第一节点的负端Vln ；第三NMOS管Mdl的栅极接偏置电压Vb，第三NMOS管Mdl的源极接第一节点的正端Vlp ；第四NMOS管Mto的栅极接偏置电压Vb，第四PMOS 管Mto的源极接第一节点的负端Vln ；第五PMOS管Mra的漏极接电源电压VDD，第五NMOS管 M01的栅极接电源电压VDD，第五NMOS管Mqi的源极、第一 NMOS管M11的漏极和第三NMOS管 Mdl的漏极连接在一起；第六NMOS管Mto的漏极接电源电压VDD，第六NMOS管Mto的栅极接电源电压VDD，第六NMOS管Mto的源极、第二 NMOS管M^的漏极和第四NMOS管Mtt的漏极连接在一起。所述的虚设单元3，由第七匪OS管M111、第八匪OS管第九匪OS管M和第十 NMOS管组成；第七NMOS管M111的栅极接偏置电压Vb，第七NMOS管M111的源极接输出节点的正端V。p ；第八NMOS管Mm的栅极接偏置电压\，第八NMOS管Mm的源极接输出节点的负端V。n ；第九NMOS管M121的漏极接电源电压VDD，第九NMOS管M121的栅极接电源电压VDD，第九NMOS管M121的源极和第七NMOS管M111的漏极相连；第十NMOS管的漏极接电源电压 VDD,第十NMOS管M1&的栅极接电源电压VDD，第十NMOS管M1&的源极和第八NMOS管Mllr的漏极相连。所述的有源电感单元4，由第i^一 NMOS管M21、第十二 NMOS管、第十三NMOS管 M61、第十四匪OS管M6r、第十五匪OS管Mltll、第十六匪OS管M1(lr、第十七匪OS管V31、第十八匪OS管、第十九匪OS管V51、第二十匪OS管Mfe、第二^^一匪OS管M71、第二十二匪OS管 M7r、第二十三匪OS管M91、第二十四匪OS管M9r、第二十五匪OS管M41、第二十六匪OS管M4r、 第二十七NMOS管M81和第二十八NMOS管M8r组成；第十一 NMOS管M21的漏极接第一节点的正端Vlp，第十一 NMOS管M21的栅极接第一节点的负端Vln，第十一 NMOS管M21的源极接地电压GND ；第十二 NMOS管M2r的漏极接第一节点的负端Vln，第十二 NMOS管的栅极接第一节点的正端Vlp，第十二 NMOS管M2r的源极接地电压GND ；第十三NMOS管M61的漏极接第三节点的正端V3p，第十三NMOS管M61的栅极接第三节点的负端V3n，第十三NMOS管M61的源极接地电压GND ；第十四NMOS管Mer的漏极接第三节点的负端V3n，第十四NMOS管M6r的栅极接第三节点的正端V3p，第十四NMOS管Mer的源极接地电压GND ；第十五NMOS管Mltll的漏极接输出节点的正端V。p，第十五NMOS管Mltll的栅极接输出节点的负端V。n，第十五NMOS管Mltll 的源极接地电压GND ；第十六NMOS管Mltte的漏极接输出节点的负端V。n，第十六NMOS管Mltte 的栅极接输出节点的正端V。p，第十六NMOS管Mltte的源极接地电压GND ；第十七NMOS管V31 的漏极接第二节点的正端V2p，第十七NMOS管V31的栅极接第二节点的负端V2n，第十七NMOS 管V31的源极接第一节点的正端Vlp ；第十八NMOS管的漏极接第二节点的负端V2n，第十八 NMOS管N况的栅极接第二节点的正端V2p，第十八NMOS管的源极接第二节点的负端V2n ； 第十九NMOS管V51的漏极接第二节点的正端V2p，第十九NMOS管V51的栅极接第二节点的负端V2n，第十九NMOS管V51的源极接第三节点的正端；第二十NMOS管Mfe的漏极接第二节点的负端V2n，第二十NMOS管Mfe的栅极接第二节点的正端V2p，第二十NMOS管Mfe的源极接第三节点的负端Vai ；第二十一 NMOS管M71漏极接第四节点的正端V4p，第二十一 NMOS管M71 的栅极接第四节点的负端V4n，第二十一 NMOS管M71的源极接第三节点的正端；第二十二 NMOS管M7r漏极接第四节点的负端V4n，第二十二 NMOS管M7r的栅极接第四节点的正端\， 第二十二 NMOS管M7r的源极接第三节点的负端Vto ；第二十三NMOS管M91的漏极接第四节点的正端V4p，第二十三NMOS管M91的栅极接第四节点的负端V4n，第二十三NMOS管M91的源极接输出节点的正端V。p ；第二十四NMOS管M9r的漏极接第四节点的负端V4n，第二十四NMOS管Mto的栅极接第四节点的正端\，第二十四NMOS管Mto的源极接输出节点的负端V。n ；第二十五NMOS管M41的漏极和栅极接电源电压VDD，第二十五NMOS管M41的源极接第二节点的正端V2p ；第二十六NMOS管M4,的漏极和栅极接电源电压VDD，第二十六NMOS管M4,的源极接第二节点的负端V2n ；第二十七NMOS管M81的漏极和栅极接电源电压VDD，第二十七NMOS 管M81的源极接第四节点的正端V4p ；第二十八NMOS管IV的漏极和栅极接电源电压VDD，第二十八BMOS管M8r的源极接第四节点的负端V4n ；在上述结构的基础上，本发明可根据应用对滤波器的增益要求，调整部分NMOS管的宽度比例，实现不同通带增益。例如所述的第一 NMOS管M11的宽度(W1)与第三NMOS管 Mdl的宽度(Wd)之和等于第七NMOS管M111的宽度(W11)；所述的第二 NMOS管Mlr的宽度(W1) 与第四NMOS管Mdr的宽度(Wd)之和等于第八NMOS管Mllr的宽度(W11)；第七NMOS管M111, 第八匪OS管第十七匪OS管V31、第十八匪OS管V3,、第十九匪OS管V51、第二十匪OS管 M5r、第二^^一匪OS管M71、第二十二匪OS管M7r、第二十三匪OS管M91和第二十四匪OS管M9r 的宽度都相等。本发明所述的基于正反馈电感替代法的有源低通滤波器，与传统基于负反馈电感替代法不同，基于正反馈技术实现电感替代法设计高阶有源低通滤波器；可由较少晶体管实现，结构对称简单，易于设计。本发明还可通过合理设定晶体管的尺寸，在各种工艺角下使得第一节点到第输出点的正跨导总和(包括寄生跨导)大于相应的负跨导，这样就可以保证电路的稳定性；采用电流复用技术和电压域处理模拟信号，实现了在低功耗下获得高线性度；与基于双二阶单元的级联法设计高阶有源低通滤波器相比，采用了电感替代法使其受工艺偏差影响很小； 还可根据应用对滤波器的增益要求，调整输入部分中第一 PMOS管和第三PMOS管、第二 PMOS 管和第四PMOS管的宽度的比例，实现不同通带增益。以下介绍对本发明所述的基于正反馈电感替代法的有源低通滤波器进行仿真验证的结果基于5阶无源电感电容滤波器原型，采用CMOS 90nm工艺对图3所示的本发明提出的基于正反馈电感替代法的有源低通滤波器进行设计，以验证本发明的正确性。图5中描述的曲线是图3中的基于正反馈电感替代法的有源低通滤波器的幅度传输曲线，该曲线图的垂直坐标轴和水平坐标轴分别表示以dB为单位的幅度和相应的频率(MHz)。从该曲线可知道(1)通带增益为-3. 14dB ； (2)3dB带宽为60MHz ； (3)实现带外5阶滤波器特性。 本设计功耗消耗3mW，带内IIP3线性度为13daii。通过改变输入部分中的第一 PMOS管和第三PMOS管、第二 PMOS管和第四PMOS管的宽度的比例，如表1所示，得到不同的通带增益。随着输入部分中的第一 PMOS管和第二 PMOS管的宽度(W1)的比例不断增加，低通滤波器的通带增益不断增加，也就是有更多输入信号被后续的电路处理。表1 图3中晶体管输入部分和虚设部分的晶体管的宽度比例不同和仿真得到的 iM市增
权利要求
1. 一种基于正反馈电感替代法的有源低通滤波器，其特征在于，采用全PMOS管实现， 该有源低通滤波器包括电容单元，用于综合低通滤波特性； 输入单元，用于在电压域转换输入信号； 虚设单元，用于平衡输出共模电平和寄生效应； 有源电感单元，用于实现基于正反馈的有源电感；其中，所述的电容单元，由第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4) 和第五电容(C5)组成，第二电容(C2)和第四电容(C4)用于变换有源电感；其中，第一电容 (C1)的正极接第一节点的正端(Vlp)，第一电容(C1)的负极接第一节点的负端(Vln)；第二电容(C2)的正极接第二节点的正端(V2p)，第二电容(C2)的负极接第二节点的负端(V2n)； 第三电容(C3)的正极接第三节点的正端(v3p)，第三电容(C3)的负极接第三节点的负端 (V3n)；第四电容(C4)的正极接第四节点的正端(V4p)，第四电容(C4)的负极接第四节点的负端(V4n)；第五电容(C5)的正极接输出节点的正端(V。p)，第五电容(C5)的负极接输出节点的负端(V。n)；所述的输入单元，由第一 PMOS管(Mn)、第二 PMOS管(MJ、第三PMOS管(Mdl)、第四 PMOS管(MJ、第五PMOS管(M01)和第六PMOS管(Mto)组成；第一 PMOS管(M11)的栅极连接输入正端(Vip)，第一 PMOS管(M11)的源极连接第一节点的正端(Vlp)；第二 PMOS管(Mj的栅极接输入负端(Vin)，第二 PMOS管(MJ的源极连接第一节点的负端(Vln)；第三PMOS管 (Mdl)的栅极接偏置电压(Vb)，第三PMOS管(Mdl)的源极接第一节点的正端(Vlp)；第四PMOS 管(MJ的栅极接偏置电压(Vb)，第四PMOS管(MJ的源极接第一节点的负端(Vln) ’第五 PMOS管(M01)的漏极接地电压(GND)，第五PMOS管(M01)的栅极接地电压(GND)，第五PMOS 管(M01)的源极、第一 PMOS管(M11)的漏极和第三PMOS管(Mdl)的漏极连接在一起；第六 PMOS管(Mto)的漏极接地电压(GND)，第六PMOS管(Mto)的栅极接地电压(GND)，第六PMOS 管(M0r)的源极、第二 PMOS管(MJ的漏极和第四PMOS管(Mj的漏极连接在一起；所述的虚设单元，由第七PMOS管(M111)、第八PMOS管(M1J、第九PMOS管(M121)和第十 PMOS管(M12r)组成；第七PMOS管(M111)的栅极接偏置电压(Vb)，第七PMOS管(M111)的源极接输出节点的正端(V。p)；第八PMOS管(M1J的栅极接偏置电压(Vb)，第八PMOS管(M1J的源极接输出节点的负端(VJ ；第九PMOS管(Mm)的漏极接地电压(GND)，第九PMOS管(M121) 的栅极接地电压(GND)，第九PMOS管(Mm)的源极和第七PMOS管(M111)的漏极相连；第十 PMOS管(M1J的漏极接地电压(GND)，第十PMOS管(M1J的栅极接地电压(GND)，第十PMOS 管(M1&)的源极和第八PMOS管(Mllr)的漏极相连；所述的有源电感单元，由第i^一 PMOS管(M21)、第十二 PMOS管(M2,)、第十三PMOS管 (M61)、第十四PMOS管(M6r)、第十五PMOS管(M101)、第十六PMOS管(M10r)、第十七PMOS管 (V31)、第十八 PMOS 管(VJ、第十九 PMOS 管(V51)、第二十 PMOS 管(Mj、第二i^一 PMOS 管 (M71)、第二十二 PMOS 管(M7,)、第二十三 PMOS 管(M91)、第二十四 PMOS 管(Mj、第二十五 PMOS 管(M41)、第二十六PMOS管(M4r)、第二十七PMOS管(M81)和第二十八PMOS管(M8r)组成；第十一 PMOS管(M21)的漏极接第一节点的正端(Vlp)，第十一 PMOS管(M21)的栅极接第一节点的负端(Vln)，第十一 PMOS管(M21)的源极接电源电压(VDD)；第十二 PMOS管(M2r)的漏极接第一节点的负端(Vln)，第十二 PMOS管(M&)的栅极接第一节点的正端(Vlp)，第十二 PMOS管(M2,)的源极接电源电压(VDD)；第十三PMOS管(M61)的漏极接第三节点的正端(V3p)，第十三PMOS管(M61)的栅极接第三节点的负端(V3n)，第十三PMOS管(M61)的源极接电源电压 (VDD)；第十四PMOS管(MJ的漏极接第三节点的负端(V3n)，第十四PMOS管(Mj的栅极接第三节点的正端(V3p)，第十四PMOS管(MJ的源极接电源电压(VDD)；第十五PMOS管(Mltll) 的漏极接输出节点的正端(V。p)，第十五PMOS管(Mltll)的栅极接输出节点的负端(VJ，第十五PMOS管(Mltll)的源极接电源电压(VDD)；第十六PMOS管(M1J的漏极接输出节点的负端(V。n)，第十六PMOS管(Mltte)的栅极接输出节点的正端(V。p)，第十六PMOS管(Mlto)的源极接电源电压(VDD)；第十七PMOS管(V31)的漏极接第二节点的正端(V2p)，第十七PMOS管 (V31)的栅极接第二节点的负端(V2n)，第十七PMOS管(V31)的源极接第一节点的正端(Vlp)； 第十八PMOS管(V&)的漏极接第二节点的负端(V2n)，第十八PMOS管(V&)的栅极接第二节点的正端(V2p)，第十八PMOS管(VJ的源极接第二节点的负端(V2n)；第十九PMOS管(V51)的漏极接第二节点的正端(V2p)，第十九PMOS管(V51)的栅极接第二节点的负端(V2n)，第十九 PMOS管(V51)的源极接第三节点的正端(V3p)；第二十PMOS管(MJ的漏极接第二节点的负端(V2n)，第二十PMOS管(MJ的栅极接第二节点的正端(V2p)，第二十PMOS管(Mj的源极接第三节点的负端(V3n)；第二十一 PMOS管(M71)漏极接第四节点的正端(V4p)，第二十一 PMOS 管(M71)的栅极接第四节点的负端(V4n)，第二十一 PMOS管(M71)的源极接第三节点的正端 (V3p)；第二十二 PMOS管(M7r)漏极接第四节点的负端(V4n)，第二十二 PMOS管(M7r)的栅极接第四节点的正端(V4p)，第二十二 PMOS管的源极接第三节点的负端(V3n)；第二十三 PMOS管(M91)的漏极接第四节点的正端(V4p)，第二十三PMOS管(M91)的栅极接第四节点的负端(V4n)，第二十三PMOS管(M91)的源极接输出节点的正端(V5p)；第二十四PMOS管(Mj 的漏极接第四节点的负端(V4n)，第二十四PMOS管(Mite)的栅极接第四节点的正端(V4p)，第二十四PMOS管(MJ的源极接输出节点的负端(V5n)；第二十五PMOS管(M41)的漏极和栅极接地电压(GND)，第二十五PMOS管(M41)的源极接第二节点的正端(V2p)；第二十六PMOS管 (M4r)的漏极和栅极接地电压(GND)，第二十六PMOS管的源极接第二节点的负端(V2n)； 第二十七PMOS管(M81)的漏极和栅极接地电压(GND)，第二十七PMOS管(M81)的源极接第四节点的正端(V4p)；第二十八PMOS管(MiJ的漏极和栅极接地电压(GND)，第二十八PMOS 管(M8r)的源极接第四节点的负端(V4n)。
2.如权利要求1所述的有源低通滤波器，其特征在于，所述的第一PMOS管(M11)的宽度与第三PMOS管(Mdl)的宽度之和等于第七PMOS管(M111)的宽度；所述的第二 PMOS管(Mj 的宽度与第四PMOS管(MJ的宽度之和等于第八PMOS管(M1J的宽度；第七PMOS管(M111)、 第八PMOS管(M1J、第十七PMOS管(V31)、第十八PMOS管(Vj、第十九PMOS管(V51)、第二十 PMOS 管(MJ、第二i^一 PMOS 管(M71)、第二十二 PMOS 管(Mj、第二十三 PMOS 管(M91)和第二十四PMOS管(MJ的宽度都相等。
3.一种基于正反馈电感替代法的有源低通滤波器，其特征在于，采用全NMOS管实现， 该有源低通滤波器包括电容单元，用于综合低通滤波特性； 输入单元，用于在电压域转换输入信号； 虚设单元，用于平衡输出共模电平和寄生效应； 有源电感单元，用于实现基于正反馈的有源电感；其中，所述的电容单元，由第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4) 和第五电容(C5)组成，第二电容(C2)和第四电容(C4)用于变换有源电感；其中，第一电容 (C1)的正极接第一节点的正端(Vlp)，第一电容(C1)的负极接第一节点的负端(Vln)；第二电容(C2)的正极接第二节点的正端(V2p)，第二电容(C2)的负极接第二节点的负端(V2n)；第三电容(C3)的正极接第三节点的正端(V3p)，第三电容(C3)的负极接第三节点的负端(V3n)； 第四电容(C4)的正极接第四节点的正端(V4p)，第四电容(C4)的负极接第四节点的负端 (V4n)；第五电容(C5)的正极接输出节点的正端(V。p)，第五电容(C5)的负极接输出节点的负端(VJ ；所述的输入单元，由第一 NMOS管(Mn)、第二 NMOS管(Mj、第三匪OS管(Mdl)、第四NMOS 管(MJ、第五NMOS管(Mq1)和第六NMOS管(Mto)组成；第一 NMOS管(M11)的栅极连接输入正端(Vip)，第一 NMOS管(M11)的源极连接第一节点的正端(Vlp)；第二 NMOS管(Mj的栅极接输入负端(Vin)，第二 NMOS管(MJ的源极连接第一节点的负端(Vln)；第三NMOS管(Mdl) 的栅极接偏置电压(Vb)，第三NMOS管(Mdl)的源极接第一节点的正端(Vlp)；第四NMOS管 (Mdr)的栅极接偏置电压(Vb)，第四PMOS管(MJ的源极接第一节点的负端(Vln)；第五PMOS 管(M01)的漏极接电源电压(VDD)，第五NMOS管(M01)的栅极接电源电压(VDD)，第五NMOS管 (M01)的源极、第一 NMOS管(M11)的漏极和第三NMOS管(Mdl)的漏极连接在一起；第六NMOS 管(M0r)的漏极接电源电压(VDD)，第六NMOS管(M0r)的栅极接电源电压(VDD)，第六NMOS 管(M0r)的源极、第二 NMOS管(MJ的漏极和第四NMOS管(Mj的漏极连接在一起；所述的虚设单元，由第七NMOS管(M111)、第八NMOS管(Mllr)、第九NMOS管(M121)和第十NMOS管(M12r)组成；第七NMOS管(M111)的栅极接偏置电压(Vb)，第七NMOS管(M111)的源极接输出节点的正端(V。p)；第八NMOS管(M11,)的栅极接偏置电压(Vb)，第八NMOS管(M11,) 的源极接输出节点的负端(V。n)；第九NMOS管(Mm)的漏极接电源电压(VDD)，第九NMOS 管(Mm)的栅极接电源电压(VDD)，第九NMOS管(M121)的源极和第七NMOS管(M111)的漏极相连；第十NMOS管(M1&)的漏极接电源电压(VDD)，第十NMOS管(M1&)的栅极接电源电压 (VDD)，第十NMOS管(M1&)的源极和第八NMOS管(M1J的漏极相连；所述的有源电感单元，由第i^一 NMOS管(M21)、第十二 NMOS管(M&)、第十三NMOS管 (M61)、第十四NMOS管(MJ、第十五NMOS管(Mltll)、第十六NMOS管(Mltte)、第十七NMOS管 (V31)、第十八 NMOS 管(V3,)、第十九 NMOS 管(V51)、第二十匪OS 管(M5,)、第二i^一 NMOS 管 (M71)、第二十二 NMOS管(Μ7》、第二十三NMOS管(M91)、第二十四NMOS管(Mj、第二十五 NMOS管(M41)、第二十六NMOS管(Mj、第二十七NMOS管(M81)和第二十八NMOS管(Mj组成；第十一 NMOS管(M21)的漏极接第一节点的正端(Vlp)，第十一 NMOS管(M21)的栅极接第一节点的负端(Vln)，第十一 NMOS管(M21)的源极接地电压(GND)；第十二 NMOS管(M2r)的漏极接第一节点的负端(Vln)，第十二 NMOS管(M&)的栅极接第一节点的正端(Vlp)，第十二 NMOS管(M2r)的源极接地电压(GND)；第十三NMOS管(M61)的漏极接第三节点的正端(V3p)， 第十三NMOS管(M61)的栅极接第三节点的负端(V3n)，第十三NMOS管(M61)的源极接地电压 (GND)；第十四NMOS管(MJ的漏极接第三节点的负端(V3n)，第十四NMOS管(Mfe)的栅极接第三节点的正端(V3p)，第十四NMOS管(M6r)的源极接地电压(GND)；第十五NMOS管(M101) 的漏极接输出节点的正端(V。p)，第十五NMOS管(Mltll)的栅极接输出节点的负端(VJ，第十五NMOS管(Mltll)的源极接地电压(GND)；第十六NMOS管(M1J的漏极接输出节点的负端(V。n)，第十六NMOS管(Mltte)的栅极接输出节点的正端(V。p)，第十六NMOS管(M1J的源极接地电压(GND)；第十七NMOS管(V31)的漏极接第二节点的正端(V2p)，第十七NMOS管(V31)的栅极接第二节点的负端(V2n)，第十七NMOS管(V31)的源极接第一节点的正端(Vlp)；第十八 NMOS管(V&)的漏极接第二节点的负端(V2n)，第十八NMOS管(V&)的栅极接第二节点的正端(V2p)，第十八NMOS管(V3,)的源极接第二节点的负端(V2n)；第十九NMOS管(V51)的漏极接第二节点的正端(V2p)，第十九NMOS管(V51)的栅极接第二节点的负端(V2n)，第十九NMOS 管(V51)的源极接第三节点的正端(V3p)；第二十NMOS管(MJ的漏极接第二节点的负端 (V2n)，第二十NMOS管(Mfe)的栅极接第二节点的正端(V2p)，第二十NMOS管(M5r)的源极接第三节点的负端(V3n)；第二十一 NMOS管(M71)漏极接第四节点的正端(V4p)，第二十一 NMOS 管(M71)的栅极接第四节点的负端(V4n)，第二十一 NMOS管(M71)的源极接第三节点的正端 (V3p)；第二十二 NMOS管(M7r)漏极接第四节点的负端(V4n)，第二十二 NMOS管(M7r)的栅极接第四节点的正端(V4p)，第二十二 NMOS管的源极接第三节点的负端(V3n)；第二十三 NMOS管(M91)的漏极接第四节点的正端(V4p)，第二十三NMOS管(M91)的栅极接第四节点的负端(V4n)，第二十三NMOS管(M91)的源极接输出节点的正端(V。p)；第二十四NMOS管(Mj 的漏极接第四节点的负端(V4n)，第二十四NMOS管(Mite)的栅极接第四节点的正端(V4p)，第二十四NMOS管(MJ的源极接输出节点的负端(VJ ；第二十五NMOS管(M41)的漏极和栅极接电源电压(VDD)，第二十五NMOS管(M41)的源极接第二节点的正端(V2p)；第二十六NMOS 管(MJ的漏极和栅极接电源电压(VDD)，第二十六NMOS管(MJ的源极接第二节点的负端 (V2n)；第二十七NMOS管(M81)的漏极和栅极接电源电压(VDD)，第二十七NMOS管(M81)的源极接第四节点的正端(、)；第二十八NMOS管(MiJ的漏极和栅极接电源电压(VDD)，第二十八BMOS管(M8r)的源极接第四节点的负端(V4n)。
4.如权利要求3所述的有源低通滤波器，其特征在于，所述的第一 NMOS管(M11)的宽度与第三NMOS管(Mdl)的宽度之和等于第七NMOS管(M111)的宽度；所述的第二 NMOS管(Mj 的宽度与第四NMOS管(MJ的宽度之和等于第八NMOS管(M1J的宽度；第七NMOS管(M111)、 第八NMOS管(M1J、第十七NMOS管(V31)、第十八NMOS管(Vj、第十九NMOS管V51)、第二十 NMOS 管(MJ、第二i^一 NMOS 管(M71)、第二十二 NMOS 管(Mj、第二十三 NMOS 管(M91)和第二十四NMOS管(MJ的宽度都相等。
全文摘要
本发明涉及一种基于正反馈电感替代法的有源低通滤波器，属于模拟滤波器设计领域。包括电容单元，用于综合低通滤波特性，其中，第二电容和第四电容用于变换有源电感；输入单元，用于在电压域转换输入信号；虚设单元，用于平衡输出共模电平和寄生效应；有源电感单元，用于实现基于正反馈的有源电感。本发明的基于正反馈电感替代法的有源低通滤波器，基于正反馈技术实现电感替代法设计高阶有源低通滤波器，使其受工艺偏差影响很小；采用电流复用技术和电压域处理模拟信号，实现了在低功耗下获得高线性度；通过调整输入部分MOS管的宽度的比例，实现不同通带增益；可由较少晶体管实现，结构对称简单，易于设计。
文档编号H03H11/36GK102270978SQ20111009527
公开日2011年12月7日 申请日期2011年4月15日 优先权日2011年4月15日
发明者张莉, 杨佳乐, 王燕, 钱鹤, 陈勇 申请人:清华大学