专利名称：一种应用于通信系统发射端的可编程增益放大器的制作方法
技术领域：
本发明涉及集成电路设计技术领域，更具体的说是涉及一种应用于通信系统发射端的可编程增益放大器。
背景技术：
随着通信技术的发展，无线通信已经进入高速数据传输时代，更宽的频带将有效提高数据传输效率，因此超宽带通信技术成为无线通信系统中的研究重点。无线通信系统中的发射机是用于将信号按照一定频率发射出去的装置，在通信系统中通过发射机的射频前端调制发送信号。射频前端通常包括可编程增益放大器、滤波器或者基带处理电路等基本电路结构，其中，可编程增益放大器用于通过调节自身的增益来调节信号的强度，以输出恒定的信号。在超宽带通信系统中，需要极宽的带宽传送信息，可编程增益放大器作为射频前端中的一个非常重要的模块，它的性能对整个射频前端的性能有至关重要的影响，特别是在用于调节输出信号的发射端，需要一个高带宽、高线性度和增益调节范围较大的放大器。但是现有的可编程增益放大器通常为开环电路结构，虽然在一定程度上可以满足带宽和线性度的要求，但是由于开环结构的限制，可编程增益放大器可实现的增益很小，因此其增益可调范围也较小，不能满足超宽带通信系统对增益的要求。因此目前需要本领域技术人员迫切解决的一个技术问题就是如何能够创新的提出一种放大器结构，以解决通信系统发射端的可编程增益放大器增益调节范围较小，且不能同时满足高带宽和高线性度的问题。
发明内容
有鉴于此，本发明提供一种应用于通信系统发射端的可编程增益放大器，用以解决现有的可编程增益放大器增益调节范围较小，且不能同时满足高带宽和高线性度的问题。为实现上述目的，本发明提供如下技术方案一种应用于通信系统发射端的可编程增益放大器，包括多个可编程增益放大电路和应用于发射端的输出缓冲级，其中，所述可编程增益放大电路之间以及可编程增益放大电路与应用于发射端的输出缓冲级之间以交流耦合方式连接；每一可编程增益放大电路的信号输出端连接下一个可编程增益放大电路的信号输入端，最后一个可编程增益放大电路的信号输出端连接所述应用于发射端的输出缓冲级的信号输入端。优选地，所述多个可编程增益放大电路为结构相同的电路结构，每一可编程增益放大电路为结构对称的全差分电路结构，包括两个结构相同的差分支路，其中每一差分支路分别包括连接信号输入端的共源极结构的差分输入级和连接信号输出端的共源极结构的差分输出级，所述差分输入级和所述差分输出级之间连接有开关电容阵列，并连接有反馈电阻形成闭环反馈结构；一差分支路的差分输入级和另一差分支路的差分输入级之间通过开关电阻阵列相连，形成源简并结构。优选地，所述开关电容阵列由η个电容开关串并联组成，所述电容开关串由电容和开关串联组成；所述开关电阻阵列由η个电阻开关串并联组成，所述电阻开关串由两个电阻和开关串联组成，其中，η为正整数。优选地，所述差分输入级包括差分输入晶体管、偏置电流晶体管和第一电流源负载晶体管，所述差分输入晶体管栅极连接信号输入端，其源极与偏置电流晶体管漏极相连，其漏极与电流源负载晶体管漏极相连；所述偏置电流晶体管源极连接电源电压，其栅极连接偏置电压；所述电流源负载晶体管源极接地，其栅极连接偏置电压；所述差分输出级包括共源晶体管和第二电流源负载晶体管，所述共源晶体管漏极与第二电流源负载晶体管漏极相连，并连接信号输出端，其栅极连接第一电流源负载的漏极，其源极接地；所述第二电流源负载晶体管栅极连接偏置电压，其源极接电源电压；所述开关电容阵列连接在差分输入晶体管漏极和共源晶体管漏极之间；所述反馈电阻连接在差分输入晶体管源极和第二电流源负载晶体管漏极之间。所述开关电阻阵列连接在两个差分支路中的两个差分输入晶体管的源极之间。优选地，所述差分输入晶体管和偏置电流晶体管为PMOS晶体管，所述第一电流源负载晶体管为NMOS晶体管，所述共源晶体管为NMOS晶体管，所述第二电流源负载晶体管为PMOS晶体管。优选地，所 述应用于发射端的输出缓冲级为结构对称的全差分电路结构，每一差分支路包括第一晶体管、第二晶体管和第三晶体管，其中，所述第一晶体管栅极连接一信号输入端，其源极与第二晶体管漏极相连，其漏极与第三晶体管漏极相连并连接一信号输出端；所述第二晶体管源极接电源电压，其栅极连接偏置电压；所述第三晶体管的栅极和漏极相连形成二极管形式，其源极接地；一差分支路中第一晶体管源极和另一差分支路的第一晶体管源极之间通过串联连接的两个源简并电阻相连。优选地,所述第一晶体管和第二晶体管均为PMOS晶体管,所述第三晶体管为NMOS
晶体管。优选地，放大电路的信号输出端通过一对差分隔直电容连接下一个放大电路的信号输入端，最后一个放大电路的信号输出端通过一对差分隔直电容连接输出缓冲级的信号输入端。优选地，所述可编程增益放大器具体包括五个所述可编程增益放大电路。优选地，所述可编程增益放大器中的四个可编程增益放大电路增益变化范围相同，且所述四个可编程增益放大电路的增益调节步长大于另一个可编程增益放大电路的增益调节步长。经由上述的技术方案可知，与现有技术相比，本发明提供了一种应用于通信系统发射端的可编程增益放大器，所述可编程增益放大器包括多个可编程增益放大电路，并以级联形式连接，每一可编程增益放大电路均可提供一增益调节范围，因此多个所述可编程增益放大电路级联即可提高整个放大器的增益调节范围。且所述可编程增益放大电路可以采用全差分形式的源简并共源放大电路结构，源简并结构提高了线性度。另外，所述可编程增益放大电路形成闭环反馈结构，增益取决于反馈电阻和源简并电阻的比值，带宽取决于反馈电阻和补偿电容的乘积，其中源简并电阻和补偿电容均可以采用开关阵列形式，通过控制不同开关，选择不同的源简并电阻和补偿电容即可实现增益的控制，保证了增益变化的同时带宽不变。且每一放大电路只需提供较小的增益即可，因而避免了增益较大时而影响放大器线性度的问题，满足了高带宽、高线性度和增益调节范围大的要求。另外，本发明可编程增益放大器采用应用于发射端的输出缓冲级，使得该放大器能够驱动发射端负载。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本发明一种应用于通信系统发射端的可编程增益放大器的一个实施例的电路结构意图；图2为本发明可编程增益放大器中放大电路一个实施例的电路结构示意图；图3为本发明可编程增益放大器中放大电路等效电路结构示意图；图4为本发明可编程增益放大器中应用于发射端的输出缓冲级的电路结构示意图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明实施例公开了一种应用于通信系统发射端的可编程增益放大器，所述可编程增益放大器采用多个可编程增益放大电路级联连接组成，每一可编程增益放大电路均可提供一增益调节范围和较高的带宽、较高的线性度，多个放大电路级联即可提高整个放大器的增益调节范围，并同时保证带宽和线性度的指标。所述可编程增益放大电路可以采用全差分形式的源简并共源放大电路结构，采用源简并结构提高了线性度；且所述放大电路形成闭环反馈结构，增益取决于反馈电阻和源简并电阻的比值，带宽取决于反馈电阻和补偿电容的乘积，因此选择合适的反馈电阻和补偿电容即可实现较宽的带宽；同时，源简并电阻和补偿电容为开关阵列，通过控制不同开关，还可实现增益和带宽可调，每一放大电路只需提供较小的增益即可，因而避免了增益较大时而影响放大器线性度的问题，满足了超宽带通信系统中高带宽、高线性度和增益调节范围大的要求。本发明可编程增益放大器采用应用于发射端的输出级，使得该放大器能够驱动发射端负载。参见图1，示出了本发明一种应用于通信系统发射端的可编程增益放大器一个实施例的电路结构示意图。
在通信系统中，特别是超宽带通信系统中，可编程增益放大器作为射频前端的重要模块，其性能对于射频前端至关重要，特别是在发射端，需要一个增益调节范围大，且高线性度和高带宽的可编程增益放大器以对发射信号进行调节，得到一个幅度恒定的信号，输出给模拟后端。本发明所述可编程增益放大器可以包括多个可编程增益放大电路和应用于发射端的输出缓冲级。其中，所述多个可编程增益放大电路的个数具体根据每一可编程增益放大电路的性能来设定，所述性能包括可提供的增益变化范围，带宽、线性度以及功耗等要求。在本实施例中可以包括五个可编程增益放大电路，因此结合图1，所述可编程增益放大器可以包括第一级可编程增益放大电路101、第二级可编程增益放大电路102、第三级可编程增益放大电路103、第四级可编程增益放大电路104、第五级可编程增益放大电路105和应用于发射端的输出缓冲级106。需要说明的是，本发明并不具体限定所述可编程增益放大电路的个数。在实际应用中，所述可编程增益放大器可以选择五个可编程增益放大电路级联，确保能够实现可编程增益放大器的各项指标。其中，所述可编程增益放大电路之间及可编程增益放大电路与应用于发射端的输出缓冲级之间以交流耦合方式进行连接，每一可编程增益放大电路的信号输出端连接下一个可编程增益放大电路的信号输入端，最后一个可编程增益放大电路的信号输出端连接所述输出缓冲级的信号输入端。具体的，可编程增益放大电路的信号输出端通过一对差分隔直电容107连接下一个可编程增益放大电路的信号输入端，最后一个可编程增益放大电路的信号输出端通过一对差分隔直电容107连接输出缓冲级的信号输入端。这种采用隔直电容进行交流耦合的方式可以消除直流偏移现象。本实施例中，包括多个可编程增益放大电路，且通过交流耦合方式进行连接，每一可编程增益放大电路均可提供一增益可调节范围和较宽的带宽、较高的线性度，多个可编程增益放大电路级联，在保证了可编程增益放大器的带宽和线性度的同时，增大了增益的可调范围，因此可以满足可编程增益放大器高带宽、高线性度且增益调节范围大的要求。其中，所述的多个可编程增益放大电路的结构相同，每一可编程增益放大电路为结构对称的全差分电路结构，包括两个结构相同的差分支路，每一差分支路分别包括连接信号输入端的共源极结构的差分输入级和连接信号输出端的共源极结构的差分输出级，差分输入级和差分输出级之间连接有开关电容阵列，并连接有反馈电阻形成闭环反馈电路；一差分支路的差分输入级和另一差分支路的差分输入级之间通过开关电阻阵列相连，形成源简并结构。具体参见图2，示出了本发明可编程增益放大器中可编程增益放大电路的一个实施例的结构示意图。为了描述上的方便，设所述两个差分支路分别为第一差分支路和第二差分支路，所述信号输入端包括一信号输入端Vinp和另一信号输入端Vinn,所述信号输出端包括一信号输出端Voutp和另一信号输出端Voutn所述第一差分支路包括连接信号输入端Vinp的共源极结构的第一差分输入级201和连接信号输出端Voutp的共源极结构的第一差分输出级202，所述第二差分支路包括连接信号输入端Vinn的共源极结构的第二差分输入级203和连接信号输出端Voutn的共源极结构的第二差分输出级204。所述第一差分输入级201和第二差分输出级202之间连接有第一开关电容阵列205，并连接有第一反馈电阻206，形成闭环反馈电路；所述第二差分输入级203和第二差分输出级204之间连接有第二开关电容阵列207，并连接有第二反馈电阻208，形成闭环反馈电路。所述第一差分输入级201和第二差分输入级203之间通过开关电阻阵列209相连，形成源简并结构。所述开关电容阵列中包含的电容即为电路的补偿电容，所述开关电阻阵列所包含的电阻即为源简并电阻。本实施的放大电路，采用源简并电路结构，提高了电路的线性度，同时所述放大电路形成闭环反馈结构，增益值取决于反馈电阻和源简并电阻的比值，带宽取决于反馈电阻和补偿电容的乘积，且所述源简并电阻和补偿电容采用开关阵列形式。通过控制开关即可选择合适的源简并电阻和补偿电容，以满足高带宽和增益可调节的要求。其中，具体的，结合图2，所述第一差分输入级201包括差分输入晶体管Mil、偏置电流晶体管M21和第一电流源负载晶体管M31，所述差分输入晶体管Mll的栅极连接信号输入端Vinp，其源极与偏置电流晶体管M21的漏极相连，其漏极与第一电流源负载晶体管M31漏极相连；所述偏置电流晶体管M21的源极连接电源电压，其栅极连接偏置电压Vbp ;所述第一电流源负载晶体管M31的源极接地，其栅极连接偏置电压Vbn。所述第二差分输入级203和所述第一差分输入级201结构相同，包括差分输入晶体管M12、偏置电流晶体管M22和第一电流源负载晶体管M32，所述差分输入晶体管M12的栅极连接信号输入端Vinn，其源极与偏置电流晶体管M22的漏极相连，其漏极与第一电流源负载晶体管M32漏极相连；所述偏置电流晶体管M22的源极连接电源电压，其栅极连接偏置电压Vbp ;所述第一电流源负载晶体管M32的源极接地，其栅极连接偏置电压Vbn。所述第一差分输出级202包括共源晶体管M41和第二电流源负载晶体管M51，所述共源晶体管M41的漏极与第二电流源负载晶体管M51的漏极相连，并连接信号输出端Voutp，其栅极连接第一电流源负载晶体管M31的漏极，其源极接地；所述第二电流源负载晶体管M51的栅极连接偏置电压Vbp，其源极接电源电压。所述第二差分输出级204和第二差分输出级202结构相同，包括共源晶体管M42和第二电流源负载晶体管M52，所述共源晶体管M42的漏极与第二电流源负载晶体管M52的漏极相连，并连接信号输出端Voutn，其栅极连接第一电流源负载晶体管M32的漏极，其源极接地；所述第二电流源负载晶体管M52的栅极连接偏置电压Vbp，其源极接电源电压。所述第一开关电容阵列205连接在差分输入晶体管Mll的漏极和共源晶体管M41的漏极之间，即所述第一开关电容阵列205 —端与差分输入晶体管Mll的漏极相连，另一端与共源晶体管M41的漏极相连；所述第二开关电容阵列207连接在差分输入晶体管M12的漏极和共源晶体管M42的漏极之间，也即所述第二开关电容阵列207 —端与差分输入晶体管M12的漏极相连，另一端与共源晶体管M42的漏极相连。所述第一反馈电阻206连接在差分输入晶体管Mll的源极和第二电流源负载晶体管M51的漏极之间，也即所述第一反馈电阻206 —端与差分输入晶体管Mll的源极相连，另一端与第二电流源负载晶体管M51的漏极相连；所述第二反馈电阻208连接在差分输入晶体管M12的源极和第二电流源负载晶体管M52的漏极之间，也即所述第二反馈电阻208 —端与差分输入晶体管M12的源极相连，另一端与第二电流源负载晶体管M52的漏极相连。所述开关电阻阵列209连接在差分输入晶体管Mll的源极和差分输入晶体管M12的源极之间，即所述开关电阻阵列209 —端与差分输入晶体管Mll的源极相连，另一端与差分输入晶体管M12的源极相连。其中，所述开关电阻阵列209由η个电阻开关串并联组成，所述电阻开关串由两个电阻和开关串联组成；所述第一开关电容阵列205和所述第二开关电容阵列207均由η个电容开关串并联组成，所述电容开关串由电容和开关串联组成，其中，η为正整数。由图2可知，在第一开关电容阵列205中，所述电容开关串包括电容Cnl和开关Snl，
其中η = 1、2、3......如第一个开关电容串包括电容C11和开关S11,第二开关电容串包括
电容C21和开关S21......第η个开关电容串包括电容Cnl和开关Snl。在第二开关电容阵列
207中，所述电容开关串包括电容Cn2和开关Sn2，其中，η = 1、2、3......如第一个电容开关
串包括电容C12和开关S12，第二开关电容串包括电容C22和开关S22......第η个开关电容
串包括电容Cn2和开关Sn2。在所述开关电阻阵列209 中，所述电阻开关串包括电阻Rsnl、电阻Rsn2和开关Sn，如第一个电阻开关串包括电阻Rsll、Rsl2和开关S1，第二个电阻开关串包括电阻艮21、Rs22和开关S2......第η个电阻开关串包括电阻Rsnl、Rsn2和开关Sn。第一开关电容阵列205和第二开关电容阵列207分别为差分电路结构中的差分两路的补偿电容，开关电阻阵列中的Rsnl和Rsn2分别为差分两路的源简并电阻。由于补偿电容和源简并电阻均为开关阵列形式，因此选择不同的开关，即可得到不同的补偿电容和源简并电阻。具体可参见图3，示出了本发明一种可编程增益放大电路的等效电路结构图。在实际工作中，差分输入晶体管Mll和差分输入晶体管M12为差分输入晶体管对，用于把其栅极的输入电压信号转换为电流信号，偏置电流晶体管M21和偏置电流晶体管M22，用于作为差分输入的电流源，迫使流过差分输入晶体管对的电流恒定。输入信号通过差分输入晶体管对传递给源简并电阻，使得输入信号的转换跨导的线性度提高，转换跨导是差分输入对管的跨导，采用源简并结构，所述转换跨导表现为源简并电阻的倒数，是一个线性项，因此保证了每一放大电路的线性度，从而确保了放大器的线性度。结合图2和图3，在本实施例的可编程增益放大电路中，增益值取决于反馈电阻和源简并电阻的比值，计算公式为Av = I+Rf/Rs其中，Rs为差分支路中所选择的源简并电阻，为开关电阻阵列中的Rsnl或者Rsn2 ;Rf为差分支路中的反馈电阻，为第一反馈电阻206或第二反馈电阻208，由该式可以得知，放大电路增益取决于两个反馈电阻的比值。带宽近似为ω-sdB ^ l/Rf*C电容C为差分支路所选择的补偿电容，为电容开关阵列中的Cnl或者Cnl，所述放大电路的带宽不仅和补偿电容相关，和反馈电阻也有关。由上述两式可知，保持反馈电阻Rf不变，通过控制开关，选择不同的源简并电阻Rs和补偿电容C，即可得到不同的增益和带宽。其中，所述η值，以及每一开关阵列中的电容值或者电阻值是根据不同实际情况中对带宽和增益变化范围的要求具体设定。在集成电路设计领域中，所述的差分输入晶体管和偏置电流晶体管可以为PM0S(P型Metal-Oxide-Semiconductor,金属_氧化物_半导体)晶体管，所述第一电流源负载晶体管可以为NMOS晶体管，所述共源晶体管可以为NMOS(N型MOS管)晶体管，所述第二电流源负载晶体管可以为PMOS晶体管。由于可编程增益放大电路中补偿电容和源简并电阻均为开关阵列形式，通过控制开关电阻阵列的开关，可选择不同阻值的电阻作为源简并电阻，由于放大电路的增益值由源简并电阻和级间反馈电阻比值决定，因此，保持反馈电阻不变，根据选择的不同的源简并电阻即可获得不同的增益。通过控制开关电容阵列的开关，可选择不同值的电容，由于放大电路带宽取决于级间反馈电阻和反馈电容，反馈电阻不变，因此根据不同的电容值即可得到不同的带宽，且所述可编程增益放大电路采用源简并电路结构，提高了线性度。在本发明本实施例中，可编程增益放大器包括多个上述可编程增益放大电路，并以交流耦合形式进行连接，每一可编程增益放大电路，可以提供较高的线性度，较高的带宽和一增益调节范围，而采用多个可编程放大电路交流耦合级联的形式，在保证了带宽和线性度的前提下，增大了增益调节范围。每一可编程增益放大电路，只需提供一较小的增益调节范围，多个可编程放大电路级联即可提供一较大的增益调节范围，这样避免了一个可编程放大电路增益较大时，对电路线性度的影响。另外，由于发射端的后续电路通常为低通滤波器，其负载由一个小电容和一个几十千欧姆的大电阻并联组成，因此为了能够驱动较大的负载，本发明的可编程增益放大器所述的应用于发射端的输出缓冲级106为可以驱动大负载的输出缓冲级。参见图4，示出了本发明可编程增益放大器中应用于发射端的输出缓冲级一个实施例的结构示意图。所述应用于发射端的输出缓冲级为结构对称的全差分电路结构，每一差分支路包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管栅极连接一信号输入端，其源极与第二晶体管漏极相连，其漏极与第三晶体管漏极相连并连接一信号输出端；所述第二晶体管源极接电源电压，其栅极连接偏置电压；所述第三晶体管的栅极和漏极相连形成二极管形式，其源极接地；一差分支路中第一晶体管源极和另一差分支路的第一晶体管源极之间通过串联连接的两个源简并电阻相连，使得所述输出缓冲级也形成源简并结构。
结合图4，为了描述上的方便，设所述两路差分支路为第一差分支路和第二差分支路，所述第一差分支路包括第一晶体管Mpl、第二晶体管Mp3和第三晶体管Mnl,其中第一晶体管Mpl的栅极连接一信号输入端Vinpl，其源极与第二晶体管Mp3的漏极相连，其漏极与第三晶体管Mnl的漏极相连，并连接信号输出端Voutnl ;第二晶体管Mp3的源极接电源电压，其栅极连接偏置电压Vbp ;第三晶体管Mnl的栅极和漏极相连形成二极管形式，其源极接地。
同理，所述第二差分支路包括第一晶体管Mp2、第二晶体管Mp4和第三晶体管Mn2，其中第一晶体管Mp2的栅极连接另一信号输入端Vinnl，其源极与第二晶体管Mp4的漏极相连，其漏极与第三晶体管Mn2的漏极相连，并连接另一信号输出端Voutpl ;第二晶体管Mp4的源极接电源电压，其栅极连接偏置电压Vbp ;第三晶体管Mn2的栅极和漏极相连形成二极管形式，其源极接地。所述第一晶体管Mpl的源极和第一晶体管Mp2的源极之间通过串联连接的两个源简并电阻相连，所述两个源简并电阻包括源简并电阻Rsi和源简并电阻Rs2。其中，第一晶体管和第二晶体管可以为PMOS晶体管，所述第三晶体管可以为NMOS
晶体管。在实际应用中，通过控制每一级放大电路中的开关电阻阵列和开关电容阵列中的不同开关，可以获得不同增益和带宽，实现较大的增益动态变化范围，同时保证了高带宽和高线性度要求。以所述可编程增益放大器包括五个可编程增益放大电路为例，为满足通信系统发射端对增益调节范围的要求，设置所述可编程增益放大器中的四个可编程增益放大电路增益变化范围相同，且所述四个可编程增益放大电路的增益调节步长大于另一个放大电路的增益调节步长。例如，为了使得放大电路可实现的增益变化范围为O 50dB(分贝)，增益调节步长为2dB，所述增益调节步长是指增益每变化一次的变化量。每一级放大电路在保证线性度高的情况下，采用五级级联的形式，每一级提供一较小的增益动态变化范围。通过控制不同的开关组合，选择不同数量和数值的电容和电阻，使得前四级的放大电路能够实现增益的粗调谐，每一级可实现的增益动态变化范围为O 12dB，增益调节步长为6dB。第五级放大电路实现增益的细调谐，可实现的增益动态变化范围为O 6dB，增益调节步长为2dB。同时控制开关可保证放大器的高带宽，可以达到几百兆赫兹，满足了超宽带通信系统高带宽的要求。本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
权利要求
1.一种应用于通信系统发射端的可编程增益放大器，其特征在于，包括多个可编程增益放大电路和应用于发射端的输出缓冲级，其中， 所述可编程增益放大电路之间以及可编程增益放大电路与应用于发射端的输出缓冲级之间以交流耦合方式连接；每一可编程增益放大电路的信号输出端连接下一个可编程增益放大电路的信号输入端，最后一个可编程增益放大电路的信号输出端连接所述应用于发射端的输出缓冲级的信号输入端。
2.根据权利要求1所述的可编程增益放大器，其特征在于，所述多个可编程增益放大电路为结构相同的电路结构，每一可编程增益放大电路为结构对称的全差分电路结构，包括两个结构相同的差分支路，其中 每一差分支路分别包括连接信号输入端的共源极结构的差分输入级和连接信号输出端的共源极结构的差分输出级，所述差分输入级和所述差分输出级之间连接有开关电容阵列，并连接有反馈电阻形成闭环反馈结构； 一差分支路的差分输入级和另一差分支路的差分输入级之间通过开关电阻阵列相连，形成源简并结构。
3.根据权利要求2所述的可编程增益放大器，其特征在于，所述开关电容阵列由η个电容开关串并联组成，所述电容开关串由电容和开关串联组成；所述开关电阻阵列由η个电阻开关串并联组成，所述电阻开关串由两个电阻和开关串联组成，其中，η为正整数。
4.根据权利要求2或3所述的可编程增益放大器，其特征在于，所述差分输入级包括差分输入晶体管、偏置电流晶体管和第一电流源负载晶体管，所述差分输入晶体管栅极连接信号输入端，其源极与偏置电流晶体管漏极相连，其漏极与电流源负载晶体管漏极相连；所述偏置电流晶体管源极连接电源电压，其栅极连接偏置电压；所述电流源负载晶体管源极接地，其栅极连接偏置电压； 所述差分输出级包括共源晶体管和第二电流源负载晶体管，所述共源晶体管漏极与第二电流源负载晶体管漏极相连，并连接信号输出端，其栅极连接第一电流源负载的漏极，其源极接地；所述第二电流源负载晶体管栅极连接偏置电压，其源极接电源电压； 所述开关电容阵列连接在差分输入晶体管漏极和共源晶体管漏极之间； 所述反馈电阻连接在差分输入晶体管源极和第二电流源负载晶体管漏极之间； 所述开关电阻阵列连接在两个差分支路中的两个差分输入晶体管的源极之间。
5.根据权利要求4所述的可编程增益放大器，其特征在于，所述差分输入晶体管和偏置电流晶体管为PMOS晶体管，所述第一电流源负载晶体管为NMOS晶体管，所述共源晶体管为NMOS晶体管，所述第二电流源负载晶体管为PMOS晶体管。
6.根据权利要求1所述的可编程增益放大器，其特征在于，所述应用于发射端的输出缓冲级为结构对称的全差分电路结构，每一差分支路包括第一晶体管、第二晶体管和第三晶体管，其中， 所述第一晶体管栅极连接一信号输入端，其源极与第二晶体管漏极相连，其漏极与第三晶体管漏极相连并连接一信号输出端； 所述第二晶体管源极接电源电压，其栅极连接偏置电压； 所述第三晶体管的栅极和漏极相连形成二极管形式，其源极接地； 一差分支路中的第一晶体管源极和另一差分支路的第一晶体管源极之间通过串联连接的两个源简并电阻相连。
7.根据权利要求5所述的可编程增益放大器，其特征在于，所述第一晶体管和第二晶体管均为PMOS晶体管,所述第三晶体管为NMOS晶体管。
8.根据权利要求1所述的可编程增益放大器，其特征在于，放大电路的信号输出端通过一对差分隔直电容连接下一个放大电路的信号输入端，最后一个放大电路的信号输出端通过一对差分隔直电容连接输出缓冲级的信号输入端。
9.根据权利要求2所述的可编程增益放大器，其特征在于，所述可编程增益放大器具体包括五个所述可编程增益放大电路。
10.根据权利要求8所述的可编程增益放大器，其特征在于，所述可编程增益放大器中的四个可编程增益放大电路增益变化范围相同，且所述四个可编程增益放大电路的增益调节步长大于另一个可编程增益放大电路的增益调节步长。
全文摘要
本发明提供了一种应用于通信系统发射端的可编程增益放大器，所述可编程增益放大器包括多个可编程增益放大电路和应用于发射端的输出缓冲级，所述可编程增益放大电路之间以及可编程增益放大电路与应用于发射端的输出缓冲级之间以交流耦合方式连接；每一可编程增益放大电路的信号输出端连接下一个可编程增益放大电路的信号输入端，最后一个可编程增益放大电路的信号输出端连接所述应用于发射端的输出缓冲级的信号输入端。本发明实施例所述的可编程增益放大器可以提供较大的增益调节范围，且可以满足线性度和带宽的要求。
文档编号H03F3/45GK103051299SQ20111031501
公开日2013年4月17日 申请日期2011年10月17日 优先权日2011年10月17日
发明者刘欣, 张海英 申请人:中国科学院微电子研究所