专利名称：一种实现多电源上电顺序控制的装置的制作方法
技术领域：
本实用新型涉及电学技术领域，特别是涉及一种实现多电源上电顺序控制的装置。
技术背景 在电子电路设计领域，经常会遇到一个电路板中有多个电源的情况。为了使电路板每次上电之后能够可靠地工作，要求多个电源之间有一个确定的上电时间顺序。对于多数高速率的芯片，比如FPGA (Field-Programmable Gate Array,现场可编程门阵列)和CPU (Central Processing Unit，中央处理器)以及处理50M以上信号的芯片；一方面，为了提高芯片的处理速度，需要降低芯片的内核工作电压；另一方面，为了提高芯片的驱动能力，又需要提高芯片的输入输出电源(以下简称IO电源)的电压。这就出现了同一芯片使用两个或者多个电源的情况。在同一芯片使用多个电源的情况下，如果I0(Input/0utput,输出/输入)电源先于内核工作电源上电，有可能使芯片出现闩锁。芯片发生闩锁之后，不但无法正常工作，更可能对芯片造成永久性损坏的严重后果。对于CPU来说，除了有上述IO电源和内核电源的上电顺序要求之外，多个内核电源之间的上电顺序也有严格要求。有的CPU对上电顺序的要求达到微秒(us)级别。传统的多电源上电顺序控制电路设计方法中，一般使用大的RC电路(Resistance Capacitance,电阻电容电路)再加上多级的晶体管或者MOS (Mental-Oxide-Semiconductor,金属-氧化物-半导体)场效应晶体管来搭建延时电路。在电路设计阶段，要计算每一级RC或者晶体管或者MOS管的延时，再把这些延时累加来凑足电源所需要的延时，来满足电源的的上电顺序要求。这种传统的做法有如下几个明显的缺陷I、计算繁琐，设计复杂。需要获取每一级RC电路和晶体管或者MOS管的电路参数，对参数根据合理的精度进行近似，然后逐级计算并累加；计算工作量很大；计算的工作量和复杂程度与电源的个数以及时延的大小成正比增长。2、设计误差不好控制。受不同厂家器件参数的差异以及同一厂家器件参数之间离散性的影响，设计阶段计算的结果跟实际测试结果的偏差很大，并且在设计阶段几乎无法得知这个偏差到底多大；如果这个偏差超出电源的上电要求，整个方案必须重新设计。3、电路可靠性差。电路经过的级数与故障率成正比，级数越多，故障率越高。更为严重的是，对于某些大功率的电源，对所使用器件的额定工作电流要求很高，在器件选型的时候，降额不足的话很容易烧毁电源；如果降额大，对器件的要求就高，成本随之提高。4、电路通用性差。电路的设计严重依赖于RC电路，晶体管或者MOS管的器件参数，一旦源上电顺序发生较大变化，整个多电源上电顺序控制电路必须重新设计
实用新型内容
[0011]本实用新型要解决的技术问题是提供一种实现多电源上电顺序控制的装置，用以解决现有技术中电路通用性可靠性差、设计复杂不好控制的问题。为解决上述技术问题，本实用新型提供一种实现多电源上电顺序控制的装置，所述装置包括上电复位信号输出单元，在电源电压达到设定阈值后，设定时间内向延时控制信号输出单元输出低电平上电复位信号，设定时间后向延时控制信号输出单元输出高电平复位结束信号；晶振，向所述延时控制信号输出单兀输出时钟信号；延时控制信号输出单兀,根据所述上电复位信号和时钟信号，输出若干路延时控制信号给若干个金属氧化物半导体场效应晶体管。进一步，所述装置还包括一个或多个直流电源转换器，与所述金属氧化物半导体场效应晶体管连接。进一步，所述延时控制信号输出单元为复杂可编程逻辑器件CPLD。进一步，所述金属氧化物半导体场效应晶体管的延时控制信号输入端设置有下拉电阻。本实用新型有益效果如下本实用新型装置通过控制金属氧化物半导体场效应晶体管的开关时间，来实现多电源上电顺序控制，使用器件少，且为常用器件，可靠性高；而且，可通过更换晶振和更改CPLD的设计来满足不同的需求，通用性好；并且具有计算量小，设计简单、精度高的优点。
图I是本实用新型实施例中一种实现多电源上电顺序控制的装置的结构示意图；图2是图I所示装置的输出电压转换电路；图3是本实用新型实施例中再一种实现多电源上电顺序控制的装置的结构示意图；图4是图3所示装置的输出电压转换电路。
具体实施方式
为了解决现有技术中电路通用性可靠性差、设计复杂不好控制的问题，本实用新型提供了一种实现多电源上电顺序控制的装置，
以下结合附图以及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不限定本实用新型。如图I所示，本实用新型实施例涉及一种实现多电源上电顺序控制的装置，电源VCC33给上电复位信号输出单元、晶振、延时控制信号输出单元和NMOS管提供工作电源，并且电源VCC33在电路板中最先上电。电路的框架结构如图I所示上电复位信号输出单元，在电源电压达到设定阈值后，设定时间内向延时控制信号输出单元输出低电平上电复位信号，设定时间后向延时控制信号输出单元输出高电平复位结束信号；上电复位信号输出单元可以选用通用的看门狗芯片实现其功能。晶振，向所述延时控制信号输出单兀输出时钟信号；[0030]延时控制信号输出单兀,根据所述上电复位信号和时钟信号，输出若干路延时控制信号给若干个金属氧化物半导体场效应晶体管。延时控制信号输出单元可以选用CPLD (Complex Programmable Logic Device,复杂可编程逻辑器件)。上述装置具体为所述上电复位信号输出单元输出上电复位信号Vi给所述CPLD ；所述晶振输出时钟信号CLK给所述CPLD ;所述CPLD利用时钟信号对上电复位信号进行处理之后，输出延时控制信号DELAY^ DELAY2,. . .、DELAYn给n个NMOS (N型MOS管)管；n个NMOS管输出n个次级3. 3V电源VO^1'VCC332、. . .、VCC33n ;每个NMOS管的延时控制信号输入端设置有下拉电阻，即DELAY1、DELAY2、. . .、DELAYn通过电阻R1'R2、. . .、Rn下拉到地。n个3. 3V次级电源经过直流电源转换器(DC-DC Converter)转换为电压符合要求的目标电源。n个次级3. 3V电源上电顺序的控制包括如下三个步骤步骤一 VCC33达到设定阈值Vh之后，上电复位信号输出单元的输出电SVi为低电平；在Vi为低电平期间，CPLD以输入的CLK为时钟，对计数器设置初始值，比如，初始值设置为O。在Vi为低电平期间，CPLD输出DELAY1、DELAY2、. . .、DELAYn为低电平，此时，n个NMOS 管关断，VCC33PVCC332、. .、VCC33n 没有电压输出。步骤二 A持续输出\ (设定时间)时间的低电平之后，变为高电平^Vi变为高电平之后，CPLD以CLK为时钟，对计数器进行计数，每一个时钟周期计数器的计数值加1，当计数器的技术值增加到N的时候，停止计数。步骤三在0到N之间取n个整数，分别为Cl、C2.....cn,当步骤二中的计数器的
值为CpC2.....Cn的时候，分别使DELAYp DELAY2.....DELAYn的输出变为高电平AELAY^
DELAY2.....DELAYn的输出变为高电平的时候，分别打开所连接的NMOS管，打开3. 3V电源
VCC33!, VCC332、 、VCC33n 的输出。可以把VCC33:、VCC332、…、VCC33n中的任何一路或者几路电源通过DC-DCCONVERTER转换为不同于3. 3V的别的电压值的电源来实现多个不同电压电源的上电顺序的控制，实现了多电源上电顺序控制的功能。图2所示为其中一路3. 3V电源VCC33m(l彡m彡n)的电源转换电路。通过改变DC-DCC0NVERTER的外围RC的参数可以改变VCC1J^电压。晶振的周期为T，可以通过选择不同的Cl、c2、. . .、cn的值，在0到NT的时间范围内，以T为步长，对电源VCC33PVCC33P. . .、VCC33n的上电顺序进行调整。通过选择合适的晶振的周期T，设计合理的N的值就几乎满足目前所有多电源上电顺序控制电路的时间控制要求。而T的选择只需要更换晶振即可，N的选择的范围只受限于CPLD自身的寄存器的数量。下面以一个具体实例进行详细说明本实用新型实施例在硬件设计上只需要使用一个看门狗芯片(WATCHDOG)、一个晶振(0SILAT0R)、一个CPLD、几个NMOS管和几个直流电源转换器(DC-DC Converter)。这些器件都是一个电路板最常用的器件，而这些器件几乎在每一个多电源的电路板中都能够找至IJ。上述器件按照图I所示的方式搭建之后，只需对CPLD进行简单的编程就可以完成多电源上电顺序控制功能。因为3. 3V电源是电路板中使用最为广泛的电源，所以本实用新型实施例以3. 3V电源为主电源进行叙述。[0040]本实用新型实施例如图3所示，本装置中使用的CPLD芯片为EPM570F256C5 ;看门狗芯片为MAX706SESA ;用来进行电源变换的DC-DCconverter选用的芯片为TPS54610 ;晶振的频率为IMHz。这是一个给CPU提供电源的多电源上电顺序控制电路，该电路中需要对3. 3V电源VCCSS1U. 8V电源VCC332、1.0V电源VCC333三个电源的上电顺序进行控制。要求VCC333上电IOus之后VCC332上电，VCC332上电13us之后VCCSS1上电。因为晶振的频率为1MHz，周期T = Ius0 NMOS的打开时间与TPS54610的开启时间的数量级都远小于lus，所以这两部分时间忽略不计。对于看门狗MAX706SESA来说，在VCC33电压从零开始上升达到阈值Vh之后，输出Vi持续ti时间低电平之后，Vi 一直为高电平。在CPLD中需要完成如下功能在输入Vi为低电平时间内，对计数器cnt清零， DELAY1, DELAY2和DELAY3输出低电平。在Vi变为为高电平之后，以晶振的输出作为时钟对cnt进行累加计数；在(^ = I的时候,DELAY3输出高电平,cnt = 12的时候DELAY2输出高电平，cnt = 23的时候DELAY1输出高电平，计数器停止计数。DELAY3、DELAY2, DELAY1由低变高的时间相差至少10个周期，即10us。上述功能用硬件描述语言可以描述为
权利要求1.一种实现多电源上电顺序控制的装置，其特征在于，所述装置包括 上电复位信号输出单元，在电源电压达到设定阈值后，设定时间内向延时控制信号输出单元输出低电平上电复位信号，设定时间后向延时控制信号输出单元输出高电平复位结束信号； 晶振，向所述延时控制信号输出单元输出时钟信号； 延时控制信号输出单元，根据所述上电复位信号和时钟信号，输出若干路延时控制信号给若干个金属氧化物半导体场效应晶体管。
2.如权利要求I所述的实现多电源上电顺序控制的装置，其特征在于，所述装置还包括 一个或多个直流电源转换器，与所述金属氧化物半导体场效应晶体管连接。
3.如权利要求I或2所述的实现多电源上电顺序控制的装置，其特征在于，所述延时控制信号输出单元为复杂可编程逻辑器件CPLD。
4.如权利要求3所述的实现多电源上电顺序控制的装置，其特征在于，所述金属氧化物半导体场效应晶体管的延时控制信号输入端设置有下拉电阻。
专利摘要本实用新型公开了一种实现多电源上电顺序控制的装置，包括上电复位信号输出单元，在电源电压达到设定阈值后，设定时间内向延时控制信号输出单元输出低电平上电复位信号，设定时间后向延时控制信号输出单元输出高电平复位结束信号；晶振，向延时控制信号输出单元输出时钟信号；延时控制信号输出单元，根据上电复位信号和时钟信号，输出若干路延时控制信号给若干个金属氧化物半导体场效应晶体管。本实用新型装置通过控制金属氧化物半导体场效应晶体管的开关时间，来实现多电源上电顺序控制，使用器件少，且为常用器件，可靠性高；而且，可通过更换晶振和更改CPLD的设计来满足不同的需求，通用性好；并且具有计算量小，设计简单、精度高的优点。
文档编号H03K17/296GK202475390SQ20112040823
公开日2012年10月3日 申请日期2011年10月24日 优先权日2011年10月24日
发明者袁晓 申请人:中兴通讯股份有限公司