专利名称：射频识别中的限幅电路的制作方法
技术领域：
本发明涉及一种模拟集成电路中的限幅电路，特别是涉及一种射频识别中的限幅电路。
背景技术：
在射频识别电路设计中，限幅电路是核心模块之一。载波信号经过整流后的电压一般有IOV甚至更高，而这么高的电压对电路中的电容以及晶体管都构成一定的威胁，严重的时候会直接导致电路失效。限幅电路就是对这个整流后的电压进行限幅，使得整流后的电压稳定在一个范围之内。当工作场强比较小的时候，整流后的电压没有达到限幅电路的阈值，限幅电路就处于关闭状态；当工作场强逐渐增大的时候，整流后的电压就逐渐高于限幅电路的阈值，限幅电路及其泄流管就开启，泄流管就开始泄放电流，从而稳定限幅电压；当工作场强比较大时，泄流管就开启的比较厉害，需要泄放更多的电流来达到稳定电压的目的。在图1所示的现有限幅电路中，当工作场强比较大时，虽然泄流管泄放的电流比较大，但是限幅电路输出的限幅电压还是随着工作场强的增大而快速增大，这就导致输出的限幅电压不够稳定。
发明内容
本发明要解决的技术问题是提供一种射频识别中的限幅电路，能使输出的限幅电压更加稳定。为解决上述技术问题，本发明的射频识别中的限幅电路，包括:耦合整流模块，与该耦合整流模块相连接的限幅模块；其中，所述限幅模块包括:第一电阻Rl，其一端与稱合整流模块的输出端相连接，另一端与第一 PMOS晶体管M3的源极、第三PMOS晶体管M5的源极、第四PMOS晶体管M6的源极和第二电容C2的一端相连接；第一 PMOS晶体管M3的栅极与其漏极、第二 PMOS晶体管M4的源极和第三PMOS晶体管M5的栅极相连接；第二 PMOS晶体管M4的栅极与其漏极、第三NMOS晶体管M7的栅极和第二电阻R2的一端相连接；第三NMOS晶体管M7的漏极与第三PMOS晶体管M5的漏极和第四PMOS晶体管M6的栅极相连接；第二电阻R2的另一端、第三NMOS晶体管M7的源极、第四PMOS晶体管M6的漏极和第二电容C2的另一端接地。本发明的射频识别中的限幅电路，在图1所示现有限幅电路的基础上，通过调整第三PMOS晶体管M5的连接线路，使得第三PMOS晶体管M5和第三NMOS晶体管M7这条支路中，第三NMOS晶体管M7管工作在线性区，增加了电压转换电流的增益，从而使得输出的限幅电压更加稳定。
本发明的限幅电路与现有技术相比，能在几乎不增加版图面积，且仅改变一个晶体管连接线路的基础上，最大限度的稳定了输出的限幅电压，从而保证整个电路的稳定工作。本发明的射频识别中的限幅电路，可用于高频射频识别中。
下面结合附图与具体实施方式
对本发明作进一步详细的说明:图1是现有的限幅电路原理图；图2是所述射频识别中的限幅电路原理图。
具体实施例方式由于图1所示现有的限幅电路输出的限幅电压不够稳定，限幅电压随着工作场强的变化比较大，不利于后续稳压电路的工作。本发明在图1所示现有技术的基础上进行改进，使得工作场强增加的时候，限幅电路的输出电压增加的较为缓慢，从而更好的稳定限幅电路的输出限幅电压，使得输出的限幅电压稳定性更好。图2是所述射频识别中的限幅电路结构一实施例原理结构图。比较图2与图1，可以看出，该实施例与图1所示的电路结构基本相同，其区别主要在于第三PMOS晶体管M5的连接线路不同。参见图2，所述用于射频识别中的限幅电路，其包括:耦合整流模块和与其输出端相连接的限幅模块。所述耦合整流模块包括:第一电感LI和第二电感L2，第一电容Cl，第一 NMOS晶体管Ml，第二 NMOS晶体管M2。IN端为读卡机的输入端。限幅模块包括:第一 PMOS晶体管M3，第二 PMOS晶体管M4，第三PMOS晶体管M5，第四PMOS晶体管M6，第三NMOS晶体管M7。此外，限幅模块还包括第一电阻R1，第二电阻R2，第二电容C2。耦合整流模块是将载波信号耦合到卡片端，并且进行整流后得到一电压，此电压经过限幅和稳压后就是卡片中的电源电压。整流后的电压幅度一般比较高，场强大的时候电压有IOV甚至更高，而限幅模块就是将这一电压限定在一个较小的范围内。当工作场强增大时，图2中A点的电压就变高，限幅模块就开启，第四PMOS晶体管M6就开始泄放电流，第一电阻Rl的压降增大，又使得A点电压变小，最终使得输出限幅电压稳定在一个值。输入信号IN通过第一电感LI和第二电感L2稱合到卡片端,与第一电容C I发生谐振，然后经过第一 NMOS晶体管M I和第二 NMOS晶体管M2整流后输出给限幅模块，整流后的输出电压为A点电压。本实施例中电路接地GND端的电位由另外一组整流管产生。第一PMOS晶体管M3和第二 PMOS晶体管M4管为二极管连接，形成等效的正向二极管，和第二电阻R2形成一条支路。当整流后的电压(A点电压)高于第一 PMOS晶体管M3、第二 PMOS晶体管M4和第三NMOS晶体管M7的导通电压之和，限幅模块就开始工作了，第一 PMOS晶体管M3、第二 PMOS晶体管M4和第三NMOS晶体管M7的导通电压之和也就是限幅电路的阈值电压。参见图2，当A点的电压增加时，B点的电压就增加，B点电压的增加使得流过第三PMOS晶体管M5这条支路的电流变小，而此时C点电压也增加，就迫使第三NMOS晶体管M7管进入线性区。当第三NMOS晶体管WJ工作在线性区时，第三NMOS晶体管M 7的漏极电压就变的更小，从而使得第四PMOS晶体管M6开启的更加厉害，第四PMOS晶体管M6管泄放的电流也更大；此时，第一电阻Rl的压降也更大，最后使得A点电压又降低，从而达到了最大限度稳定电压的目的。上述实施例的电路结构给整体限幅电路提供了更高的电压电流转换增益，使得输出限幅电压更加稳定。当工作场强比较小时，此时限幅模块还没有开启，第一 PMOS晶体管M3、第二 PMOS晶体管M4和第二电阻R2组成的支路中(R2为百k欧姆的量级)，B点的电压较高，大概比A点电压低一个阈值电压，而C点的电压较低，为几十mV量级，所以第三PMOS晶体管M5比第三NMOS晶体管M7管的导通状态更好。在第三PMOS晶体管M5和第三NMOS晶体管M7这条支路中，会存在及其微小的漏电流，就使得D点的电压跟随A点而保持为高电位，这就使得第四PMOS晶体管M6处于稳定的关闭状态。第二电容C2辅助提供滤波稳压作用。图2与图1所述的限幅电路输出的限幅电压如下表所示:
权利要求
1.一种射频识别中的限幅电路，包括:耦合整流模块，与该耦合整流模块相连接的限幅模块；其特征在于，所述限幅模块包括: 第一电阻，其一端与耦合整流模块的输出端相连接，另一端与第一 PMOS晶体管的源极、第三PMOS晶体管的源极、第四PMOS晶体管的源极和第二电容的一端相连接； 第一 PMOS晶体管的栅极与其漏极、第二 PMOS晶体管的源极和第三PMOS晶体管的栅极相连接； 第二 PMOS晶体管的栅极与其漏极、第三NMOS晶体管的栅极和第二电阻的一端相连接； 第三NMOS晶体管的漏极与第三PMOS晶体管的漏极和第四PMOS晶体管的栅极相连接； 第二电阻的另一端、第三NMOS晶体管的源极、第四PMOS晶体管的漏极和第二电容的另一端接地。
全文摘要
本发明公开了一种射频识别中的限幅电路，包括耦合整流模块，限幅模块；所述限幅模块包括第一电阻，其一端与耦合整流模块的输出端相连接，另一端与第一PMOS晶体管的源极、第三PMOS晶体管的源极、第四PMOS晶体管的源极和第二电容的一端相连接；第一PMOS晶体管的栅极与其漏极、第二PMOS晶体管的源极和第三PMOS晶体管的栅极相连接；第二PMOS晶体管的栅极与其漏极、第三NMOS晶体管的栅极和第二电阻的一端相连接；第三NMOS晶体管的漏极与第三PMOS晶体管的漏极和第四PMOS晶体管的栅极相连接。本发明能使输出的限幅电压更加稳定。
文档编号H03G11/00GK103199814SQ20121000408
公开日2013年7月10日 申请日期2012年1月6日 优先权日2012年1月6日
发明者马和良 申请人:上海华虹集成电路有限责任公司