专利名称：一种低功耗多米诺三值文字运算电路的制作方法
技术领域：
本发明涉及一种三值文字运算电路，尤其是涉及一种低功耗多米诺三值文字运算电路。
背景技术：
目前，半导体工艺已经步入了深亚微米时代，在单块芯片上集成的晶体管数目已经非常巨大，并且仍然以超越摩尔定律的速度增长。预计在2020年，集成电路的特征尺寸将达到14 nm，随之而来的是电路功耗激增和电路结构复杂的问题，所以降低电路的功耗和简化电路结构已经成为芯片设计首要考虑的两个目标。在诸多实现低功耗的方法中，采用交流脉冲电源的绝热电路改变了传统电路的能量传输方式，使能量由电源一信号节点一电源循环利用，显著提高了能量利用率，极大地降低了电路功耗，已经成为低功耗电路研究的热点。而在简化电路结构方面，与传统的二值电路相比，多值电路由于能够提高电路的信息密度，减少芯片管脚及互连线的数量，受到了国内外研究人员的重视。其中由于多米诺电路面积小、速度快，因此将多米诺电路应用于多值电路中，能够进一步提高电路的信息密度和性能，促进多值电路的快速发展。三值文字运算(三值阈运算)、三值与运算和三值或运算等是三值代数中的基本运算，三值文字运算电路作为三值基本运算电路中的一种，是三值数字系统中常用电路之一。然而与三值与门、或门等门电路相比，三值文字运算电路的研究却相对较少，对适用于绝热多米诺电路的文字运算电路的研究更少。鉴此，对绝热电路、多米诺电路及三值文字运算电路的研究具有现实意义。
发明内容
本发明所要解决的技术问题是提供一种电路功耗较低且结构简单的低功耗多米诺三值文字运算电路。
本发明解决上述技术问题所采用的技术方案为一种低功耗多米诺三值文字运算电路，包括第一文字运算电路单元、第二文字运算单路单元和第三文字运算电路单元，所述的第一文字运算电路单元主要由第一 PMOS管、第二 PMOS管、第三PMOS管、第一 NMOS管、第二 NMOS管和第三NMOS管组成，所述的第一 PMOS管的源极和所述的第一 NMOS管的漏极并接于第一信号输出端，所述的第一信号输出端用于输出逻辑值为O时的第一输出信号，所述的第一 NMOS管的源极与所述的第二 NMOS管的漏极连接，所述的第二 PMOS管的源极与所述的第三PMOS管的漏极连接，所述的第三PMOS管的源极与所述的第三NMOS管的漏极并接于第一互补信号输出端，所述的第一互补信号输出端用于输出逻辑值为O时的第一互补输出信号，所述的第一 NMOS管的栅极连接信号输入端，所述的第三PMOS管的栅极连接所述的第一信号输出端，所述的第一 PMOS管的栅极、所述的第二 NMOS管的栅极、所述的第二 PMOS管的漏极和所述的第三NMOS管的源极并接于钟控时钟信号输入端，所述的第一 PMOS管的漏极、所述的第二 NMOS管的源极、所述的第二 PMOS管的栅极和所述的第三NMOS管的栅极、并接于功率时钟信号输入端，所述的第二文字运算电路单元由第四PMOS管、第五PMOS管、第六PMOS管、第四NMOS管、第五NMOS管和第六NMOS管组成，所述的第四PMOS管的源极和所述的第四NMOS管的漏极并接于第二互补信号输出端，所述的第二互补信号输出端用于输出逻辑值为2时的第二互补输出信号，所述的第四NMOS管的源极与所述的第五NMOS管的漏极连接，所述的第五PMOS管的源极与所述的第六PMOS管的漏极连接，所述的第六PMOS管的源极与所述的第六NMOS管的漏极并接于第二信号输出端，所述的第二信号输出端用于输出逻辑值为2时的第二输出信号，所述的第四NMOS管的栅极连接所述的信号输入端，所述的第六PMOS管的栅极连接所述的第二互补信号输出端，所述的第四PMOS管的栅极、所述的第五NMOS管的栅极、所述的第五PMOS管的漏极和所述的第六NMOS管的源极并接于所述的钟控时钟信号输入端，所述的第四PMOS管的漏极、所述的第五NMOS管的源极、所述的第五PMOS管的栅极和所述的第六NMOS管的栅极并接于所述的功率时钟信号输入端，所述的第三文字运算电路单元由第七NMOS管组成，所述的第七NMOS管的漏极连接所述的第一互补信号输出端，所述的第七NMOS管的栅极连接所述的第二互补信号输出端，所述的第七NMOS管的源极连接所述的第三信号输出端，所述的第三信号输出端用于输出逻辑值为I时的第三输出信号。所述的第一文字运算电路单元连接有第一波形转换电路，所述的第二文字运算电路单元连接有第二波形转换电路，所述的第三文字运算电路单元连接有第三波形转换电路，所述的第一波形转换电路主要由第八NMOS管和第九NMOS管组成，所述的第八NMOS管的漏极与所述的第一信号输出端连接，所述的第八NMOS管的源极与所述的第九NMOS管的栅极连接，所述的第八NMOS管的栅极连接所述的钟控时钟信号输入端，所述的第九NMOS管的源极连接所述的功率时钟信号输入端，所述的第九NMOS管的漏极为第一波形转换信号输出端，所述的第二波形转换电路主要由第十NMOS管和第十一 NMOS管组成，所述的第十NMOS管的漏极与所述的第二信号输出端连接，所述的第十NMOS管的源极与所述的第十一NMOS管的栅极连接，所述的第十NMOS管的栅极连接所述的钟控时钟信号输入端，所述的第十一 NMOS管的源极连接所述的功率时钟信号输入端，所述的第十一 NMOS管的漏极为第二波形转换信号输出端，所述的第三波形转换电路主要由第十二 NMOS管和第十三NMOS管组成，所述的第十二 NMOS管的漏极与所述的第三信号输出端连接，所述的第十二 NMOS管的源极与所述的第十三NMOS管的栅极连接，所述的第十二 NMOS管的栅极连接所述的钟控时钟信号输入端，所述的第十三NMOS管的源极连接所述的功率时钟信号输入端，所述的第十三NMOS管的漏极为第三波形转换信号输出端。与现有技术相比，本发明的优点在于将绝热电路和多米诺电路融入三值文字运算电路中，通过绝热电路使电路的能量由电源一信号节点一电源进行转化，能够有效的降低电路的功耗，使电路功耗较低，通过多米诺电路与多值电路的结合使电路具有较小的面积，进一步提高电路的信息密度，减少芯片管脚及互连线的数量，使电路具有简单的结构；
当在电路的三个信号输出端分别增加一个波形转换电路来对各输出信号进行波形优化，使电路输出适用于绝热电路的缓变梯形波信号，该缓变梯形波信号与时钟相位误差极小，基本与时钟信号同步，可以有效降低后级绝热多米诺电路在充放电时因信号与时钟的相位差而产生的额外功耗，为多值绝热多米诺复杂电路的设计奠定了基础。
图I为本发明实施例一的电路结构 图2为开关一信号代数系统的结构 示意 图3为多米诺电路的结构示意 图4为绝热多米诺电路的结构示意 图5为本发明的时钟波形 图6为本发明实施例二的第一波形转换电路、第二波形转换电路和第三波形转换电路的电路结构 图7为本发明实施例二中低功耗多米诺三值文字运算电路的电路仿真波形 图8为本发明实施例二中低功耗多米诺三值文字运算电路与常规多米诺三值文字运算电路的瞬态能耗比较图。
具体实施例方式以下结合附图实施例对本发明作进一步详细描述。实施例一如图I所示，一种低功耗多米诺三值文字运算电路，包括第一文字运算电路单元I、第二文字运算单路单元2和第三文字运算电路单元3，第一文字运算电路单元I主要由第一 PMOS管P1、第二 PMOS管P2、第三PMOS管P3、第一 NMOS管NI、第二 NMOS管N2和第三匪OS管N3组成，第一 PMOS管Pl的源极和第一 NMOS管NI的漏极并接于第一信号输出端，第一信号输出端用于输出逻辑值为O时的第一输出信号V1，第一 NMOS管NI的源极与第二 NMOS管N2的漏极连接，第二 PMOS管P2的源极与第三PMOS管P3的漏极连接，第三PMOS管P3的源极与第三NMOS管N3的漏极并接于第一互补信号输出端，第一互补信号输出端用于输出逻辑值为O时的第一互补输出信号
V,第一 NMOS管NI的栅极连接信号输入端，信号输入端接入三值输入信号A χ€{βΛ2| ,第三PMOS管Ρ3的栅极连接第一信号输出端，第一 PMOS管Pl的栅极、第二 NMOS管Ν2的栅极、第二 PMOS管Ρ2的漏极和第三NMOS管Ν3的源极并接于钟控时钟信号输入端，钟控时钟信号输入端接入钟控时钟信号elk,第一 PMOS管Pl的漏极、第二 NMOS管N2的源极、第二PMOS管P2的栅极和第三NMOS管N3的栅极并接于功率时钟信号输入端，功率时钟信号输入端接入功率时钟信号输入端第二文字运算电路单元2由第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6组成，第四PMOS管P4的源极和第四NMOS管N4的漏极并接于第二互补信号输出端，第二互补信号输出端用于输出逻辑值为2时的第二互补输出信号,第四NMOS管N4的源极与第五NMOS管N5的漏极连接，第五PMOS管P5的源极与第六PMOS管P6的漏极连接，第六PMOS管P6的源极与第六NMOS管N6的漏极并接于第二信号输出端,第二信号输出端用于输出逻辑值为2时的第二输出信号 第四NMOS管Ν4的栅极连接信号输入端，第六PMOS管Ρ6的栅极连接第二互补信号输出端，第四PMOS管Ρ4的栅极、第五NMOS管Ν5的栅极、第五PMOS管Ρ5的漏极和第六NMOS管Ν6的源极并接于钟控时钟信号输入端，第四PMOS管Ρ4的漏极、第五NMOS管Ν5的源极、第五PMOS管Ρ5的栅极和第六NMOS管Ν6的栅极并接于功率时钟信号输入端，第三文字运算电路单元3由第七NMOS管Ν7组成，第七NMOS管Ν7的漏极连接第一互补信号输出端，第七NMOS管N7的栅极连接第二互补信号输出端，第七NMOS管N7的源极连接第三信号输出端，第三信号输出端用于输出逻辑值为I时的第三输出信号V1。
本实施例中的低功耗多米诺三值文字运算电路的设计原理及设计过程如下所述在二值电路的设计中主要以布尔代数为基础，因此在多值电路的设计中也曾经普遍认为主要是以格代数系统为数学基础。用布尔逻辑表示的函数一般用门电路实现，然而多值门电路的复杂度比二值门电路高得多，所以多值电路的门级设计并不是最简单有效的设计方法。布尔代数只是用来单纯描写信号的代数系统，在该类系统中的变量只描写信号的取值，运算只描写对信号的门级处理，忽略了开关的存在，开关一信号理论将开关变量引入，用来表示晶体管的开关状态，建立了与之对应的开关代数和信号代数，为多值电路的设计提供了可靠的理论。在开关代数中，开关变量〃，β的取值Γ和/^分别表示晶体管的导通和关断，有与(·)、或(+ )、非(_ )三种基本运算；在信号代数中，信号变量1_7的取值为Ο,Ι^-^-Ι，用来表示多值电路的 《 种电压信号，有取小 (η )、取大(U )及文字运算M等基本运算。开关代数与信号代数并不是相互独立的，它们之间的关系如图2所示，联结运算I用来描写信号控制元件开关状态的物理过程，联结运算II描写元件的开关状态控制信号的传输与形成的物理过程。其中，联结运算I主要有高阈比较运算和低阈比较运算
_ \T X>t
高阈比较运算r, ^(I)
[I* x<￡
低阈比较运算f = t X' ^O
[F x>￡
联结运算II主要有传输运算和并运算
Γ5 a=T
传输运兑Θ
fSL *OL (cl =τ)
并运算
式(3)中S为传输源，f为高阻状态，*为传输运算；式(4)中兄和分别表示两个不同的传输源，传输运算优先级高于并运算“#”，且为防止短路电流的出现，当兄古S2时不允许C1, O" 2同时为T (导通)。多米诺电路由于具有面积小、速度快的优点，广泛应用于系统关键路径的设计中，主要分为P型多米诺电路和N型多米诺电路两种，其结构如图3所示。P型多米诺电路的工作过程为'clk=\时，NMOS管M1导通，PMOS管M2截止，动态输出节点out被预放电至低电平'Clk=Q时，NMOS管M1截止，PMOS管M2导通，P逻辑电路根据输入信号判断是否导通，若P逻辑电路导通，动态输出节点out就被充电至电源电压KDD，若P逻辑电路不导通，则保持不变。N型多米诺电路的工作过程为:clk=Q时，PMOS管M3导通，NMOS管M4截止，动态输出节点out被预充至电源电压Kdd 'clk=\时，PMOS管M3截止，NMOS管M4导通，N逻辑电路根据输入信号判断是否导通，若N逻辑电路导通，动态输出节点ο 就被放电至低电平，若N逻辑电路不导通，则保持不变。P型多米诺电路的输入信号为低电平有效，输出信号为高电平有效，而N型多米诺电路恰好相反。因此，可将两种类型的电路交替级联，不仅容易设计，而且可以减少反相器的使用频率，从而降低电路的功耗。根据绝热电路设计原理，用功率时钟取代常规多米诺电路的直流电源，电路便成为可以进行能量回收的绝热多米诺电路，其电路及时钟波形分别如图4和图5所示。由于NMOS管比PMOS管充放电速度快，因此N型多米诺电路更能发挥多米诺电路速度快的优势，应用更为广泛。下面以N型绝热多米诺电路为例，介绍绝热多米诺电路的工作过程当Clk=Q时，PMOS管M5导通，NMOS管M6截止，/ c7左对动态输出节点out预充电；当左=1时，PMOS管M5截止，NMOS管M6导通，N逻辑电路根据输入信号判断是否导通，若N逻辑电路导通，动态输出节点上储存的电荷就被回收到功率时钟/^71若N逻辑电路不导通，则保持不变。绝热多米诺电路与其他类型的绝热电路相比，电路结构简单、易于设计；同时，由于绝热多米诺电路具有能量回收的特性，因此将绝热多米诺电路与多值电路相结合能够进一步提高电路的信息密度、降低电路的功耗，为低功耗高信息密度电路的实现提供了新的途径。三值文字(Literal)运算，又称为三值阈(Threshold)运算，是三值代数中的基本运算之一，其定义如式(5)所示
叫
权利要求
1.一种低功耗多米诺三值文字运算电路，其特征在于包括第一文字运算电路单元、第二文字运算单路单元和第三文字运算电路单元，所述的第一文字运算电路单元主要由第一PMOS管、第二 PMOS管、第三PMOS管、第一 NMOS管、第二 NMOS管和第三NMOS管组成，所述的第一 PMOS管的源极和所述的第一 NMOS管的漏极并接于第一信号输出端，所述的第一信号输出端用于输出逻辑值为0时的第一输出信号，所述的第一 NMOS管的源极与所述的第二 NMOS管的漏极连接，所述的第二 PMOS管的源极与所述的第三PMOS管的漏极连接，所述的第三PMOS管的源极与所述的第三NMOS管的漏极并接于第一互补信号输出端，所述的第一互补信号输出端用于输出逻辑值为0时的第一互补输出信号，所述的第一 NMOS管的栅极连接信号输入端，所述的第三PMOS管的栅极连接所述的第一信号输出端，所述的第一 PMOS管的栅极、所述的第二 NMOS管的栅极、所述的第二 PMOS管的漏极和所述的第三NMOS管的源极并接于钟控时钟信号输入端，所述的第一 PMOS管的漏极、所述的第二 NMOS管的源极、所述的第二 PMOS管的栅极和所述的第三NMOS管的栅极并接于功率时钟信号输入端，所述的第二文字运算电路单元由第四PMOS管、第五PMOS管、第六PMOS管、第四NMOS管、第五NMOS管和第六NMOS管组成，所述的第四PMOS管的源极和所述的第四NMOS管的漏极并接 于第二互补信号输出端，所述的第二互补信号输出端用于输出逻辑值为2时的第二互补输出信号，所述的第四NMOS管的源极与所述的第五NMOS管的漏极连接，所述的第五PMOS管的源极与所述的第六PMOS管的漏极连接，所述的第六PMOS管的源极与所述的第六NMOS管的漏极并接于第二信号输出端，所述的第二信号输出端用于输出逻辑值为2时的第二输出信号，所述的第四NMOS管的栅极连接所述的信号输入端，所述的第六PMOS管的栅极连接所述的第二互补信号输出端，所述的第四PMOS管的栅极、所述的第五NMOS管的栅极、所述的第五PMOS管的漏极和所述的第六NMOS管的源极并接于所述的钟控时钟信号输入端，所述的第四PMOS管的漏极、所述的第五NMOS管的源极、所述的第五PMOS管的栅极和所述的第六NMOS管的栅极并接于所述的功率时钟信号输入端，所述的第三文字运算电路单元由第七NMOS管组成，所述的第七NMOS管的漏极连接所述的第一互补信号输出端，所述的第七NMOS管的栅极连接所述的第二互补信号输出端，所述的第七NMOS管的源极连接所述的第三信号输出端，所述的第三信号输出端用于输出逻辑值为I时的第三输出信号。
2.根据权利要求I所述的一种低功耗多米诺三值文字运算电路，其特征在于所述的第一文字运算电路单元连接有第一波形转换电路，所述的第二文字运算电路单元连接有第二波形转换电路，所述的第三文字运算电路单元连接有第三波形转换电路，所述的第一波形转换电路主要由第八NMOS管和第九NMOS管组成，所述的第八NMOS管的漏极与所述的第一信号输出端连接，所述的第八NMOS管的源极与所述的第九NMOS管的栅极连接，所述的第八NMOS管的栅极连接所述的钟控时钟信号输入端，所述的第九NMOS管的源极连接所述的功率时钟信号输入端，所述的第九NMOS管的漏极为第一波形转换信号输出端，所述的第二波形转换电路主要由第十NMOS管和第十一 NMOS管组成，所述的第十NMOS管的漏极与所述的第二信号输出端连接，所述的第十NMOS管的源极与所述的第十一 NMOS管的栅极连接，所述的第十NMOS管的栅极连接所述的钟控时钟信号输入端，所述的第十一 NMOS管的源极连接所述的功率时钟信号输入端，所述的第十一 NMOS管的漏极为第二波形转换信号输出端，所述的第三波形转换电路主要由第十二 NMOS管和第十三NMOS管组成，所述的第十二 NMOS管的漏极与所述的第三信号输出端连接，所述的第十二 NMOS管的源极与所述的第十三NMOS管的栅极连接，所述的第十二 NMOS管的栅极连接所述的钟控时钟信号输入端，所述的第十三NMOS管的源极连接所述的功率时钟信号输入端，所述的第十三N MOS管的漏极为第三波形转换信号输出端。
全文摘要
本发明公开了一种低功耗多米诺三值文字运算电路，包括第一文字运算电路单元、第二文字运算单路单元和第三文字运算电路单元，第一文字运算电路单元、第二文字运算单路单元和第三文字运算电路单元均通过绝热电路、三值文字运算电路和多米诺电路来实现功能；优点是将绝热电路和多米诺电路融入三值文字运算电路中，通过绝热电路使电路的能量由电源→信号节点→电源进行转化，能够有效的降低电路的功耗，使电路功耗较低，通过多米诺电路与多值电路的结合使电路具有较小的面积，进一步提高电路的信息密度，减少芯片管脚及互连线的数量，使电路具有简单的结构。
文档编号H03K19/094GK102624378SQ20121004910
公开日2012年8月1日 申请日期2012年2月29日 优先权日2012年2月29日
发明者杨乾坤, 汪鹏君, 郑雪松 申请人:宁波大学