专利名称：开关驱动电路的制作方法
技术领域：
本发明是有关于ー种开关驱动电路，且特别是有关于ー种用以驱动全控型功率开关的开关驱动电路。
背景技术：
绝缘栅双极型晶体管(InsulatedGate Bipolar Transistor, IGBT)为其中一种全控型功率开关元件，绝缘栅双极型晶体管的输入级与输出级分别由金属氧化物半导体场效应管(metal-oxide-semiconductor field-effect transistor, M0SFET)和 PNP 型双极型晶体管(Bipolar Junction Transistor, BJT)复合而成的ー种器件，既有MOSFET器件驱 动功率小、开关速度快(控制和响应)、输入阻抗高的特点，又有双极型器件饱和压降低而容量大的特点。目前在中、大功率变换器中，绝缘栅双极型晶体管已成为主流功率器件。驱动电路作为功率电路和控制电路的纽带，其主要功能就是，将控制信号转换成所需的功率驱动信号，来保证绝缘栅双极型晶体管的充分开通和可靠关断。因此，驱动电路在准确传递控制信号，保证全控型功率开关元件发挥优良的性能方面起着非常重要的作用。在大、中功率的变换器应用中，随着全控型功率开关元件开通和关断，存在较高的电压/电流变化梯度，并带来相应的杂讯干扰。这种环境之下，就要求驱动电路的具有良好的抗干扰性能，从而保证准确传递控制信号，实现全控型功率开关元件稳定而可靠的工作。同时，要求驱动电路实现功率侧与控制侧的良好隔离，以免在主电路发生严重故障时危及到控制电路。因此，准确、快速的传递控制信号，较强的抗干扰性能及良好的主、控电隔离功能成为驱动电路设计的难点。目前，エ业界已有很多成熟的驱动器可以可靠的驱动全控型功率开关元件。当驱动功率小，控制信号和功率器件不需要隔离时，驱动电路的设计相对简単。在中、大功率的应用环境，当控制信号需要和主功率器件隔离时，常用的会有以下几种驱动方式光耦隔离驱动、光纤隔离驱动以及脉冲变压器隔离驱动。光耦驱动方式，存在以下缺点光耦的副边受供电电源限制(一般高速光耦的供电都是5V)、信号传递延时长、原副边隔离电压不高、以及稳定性低。光纤驱动目前在高压场合应用比较广泛，但亦存在以下缺点光纤的接收器供电电源受限制(一般为5V)、因其插接端ロ容易积灰而使稳定性低于磁芯元件、以及数目多会导致系统接线复杂并使造价提高。另ー种方式以脉冲变压器隔离驱动全控型功率开关元件，主要分为有源和无源方式。无源方式相对简单，即用脉冲变压器直接驱动全控型功率开关元件，无需副边电源。无源方式下，脉冲变压器必须同时传递驱动信号与功率，从而使得变压器要有足够大的体积，随之带来变压器原副边寄生电容的増大，共模杂讯干扰严重。这些问题在中、大功率应用中是应避免的。有源方式下，脉冲变压器只提供传递驱动控制信号功能，副边提供相应的功率电源。与无源方式相比，磁芯体积可以减小。但如果控制信号的频率降低，驱动控制信号的占空比会増大，为防止磁芯饱和，磁芯的体积也需要相应的増大，同样原副边寄生电容也会随之増大。可知在有源方式下，脉冲变压器的体积受到工作频率的限制。但无论从有源方式还是无源方式来看，脉冲变压器都会带来寄生电容的问题，在大功率环境之下，这种寄生干扰噪声会对驱动控制电路产生较大干扰，恶劣时会使驱动电路产生误信号而触发全控型功率开关元件导通或关断，严重影响了系统的可靠性。
发明内容
鉴于以上所述，本发明提出一种基于磁隔离传递技术实现抗干扰及共模噪声抑制的开关驱动电路，适用于驱动全控型功率开关元件。本发明的开关驱动电路传输延时短，不受控制信号的频率和脉宽限制，并同时具有抗干扰及共模噪声抑制电路，以提高抗干扰能力。另外相对光纤而言，以脉冲变压器驱动方式在高压大功率应用中具有高稳定性且为低成本。 本发明的一方面是在提供一种开关驱动电路用以驱动一全控型功率开关，该开关驱动电路包含脉宽调制単元、脉冲变压器、抗干扰模块、脉宽解调单元以及驱动功率放大单兀。脉宽调制单兀用以将ー驱动输入信号转换为一正负窄脉冲信号。脉冲变压器具有
次侧以及一二次侧，该一次侧耦接至该脉宽调制单元，该正负窄脉冲信号经该脉冲变压器传递至该二次侧。抗干扰模块耦接至该二次侧，该正负窄脉冲信号包含多个正脉冲以及多个负脉冲，该抗干扰模块用以滤除该多个正脉冲以及该多个负脉冲的脉冲幅度未达一有效阈值者。脉宽解调单元耦接至该抗干扰模块，用以将过滤后的该正负窄脉冲信号转换为一驱动输出信号。驱动功率放大单元耦接于该脉宽解调单元与该全控型功率开关之间。根据本发明的ー实施例，该抗干扰模块包含一第一抗干扰电路以及一第二抗干扰电路，各自分别耦接至该二次侧的一正极性端以及ー负极性端，其中该第一抗干扰电路与该第二抗干扰电路各自包含ー比较器、一第一电阻、一第二电阻以及一第三电阻。比较器具有一正输入端以及ー负输入端。第一电阻稱接于该正输入端与一供电电压之间。第二电阻耦接于该正输入端与一接地端之间。第三电阻耦接于该负输入端与该接地端之间。其中，于该第一抗干扰电路中该比较器的该负输入端耦接至该正极性端且该正输入端耦接至该负极性端，于该第二抗干扰电路中该比较器的该正输入端耦接至该正极性端且该负输入端耦接至该负极性端。根据本发明的ー实施例，该第一电阻与该第二电阻的并联阻值大致等于该第三电阻的阻值。根据本发明的ー实施例，该第一抗干扰电路还包含一第四电阻以及一第五电阻。第四电阻耦接于该第一抗干扰电路中该比较器的该正输入端与该负极性端之间。第五电阻耦接于该第一抗干扰电路中该比较器的该负输入端与该正极性端之间，该第四电阻的阻值大致等于该第五电阻的阻值。根据本发明的ー实施例，该第二抗干扰电路还包含一第四电阻以及一第五电阻。第四电阻耦接于该第二抗干扰电路中该比较器的该正输入端与该正极性端之间。第五电阻耦接于该第二抗干扰电路中该比较器的该负输入端与该负极性端之间，该第四电阻的阻值大致等于该第五电阻的阻值。根据本发明的ー实施例，其中该脉宽解调单元包含一具有置位和复位功能的逻辑芯片，该逻辑芯片包含一设定输入端以及一重置输入端，该第一抗干扰电路的该比较器的ー输出端耦接至该设定输入端，该第二抗干扰电路的该比较器的ー输出端耦接至该重置输入端。根据本发明的ー实施例，其中该驱动输入信号与该驱动输出信号分别为ー脉宽调变型信号，该窄脉宽信号的该多个正脉冲分别对应该驱动输入信号或该驱动输出信号的多个上升缘，该窄脉宽信号的该多个负脉冲分别对应该驱动输入信号或该驱动输出信号的多个下降缘。本发明的另一方面是在提供一种开关驱动电路用以驱动一全控型功率开关，该开关驱动电路包含一信号处理电路、ー脉冲变压器、一抗干扰模块以及一驱动功率放大单元。信号处理电路将ー超高频的驱动输入信号进行驱动能力放大产生一超高频驱动信号。脉冲 变压器具有一一次侧以及一二次侧，该一次侧耦接至该信号处理电路，该超高频驱动信号经该脉冲变压器传递至该二次侧。抗干扰模块耦接至该二次侧，该超高频驱动信号包含多个脉冲，该抗干扰模块用以滤除该多脉冲的脉冲幅度未达一有效阈值者。驱动功率放大单元耦接于该抗干扰模块与该全控型功率开关之间。根据本发明的ー实施例，其中该抗干扰模块包含一第一抗干扰电路以及一第二抗干扰电路，各自分别耦接至该二次侧的一正极性端以及ー负极性端，其中该第一抗干扰电路与该第二抗干扰电路各自包含ー比较器、一第一电阻、一第二电阻以及一第三电阻。比较器具有一正输入端以及ー负输入端。第一电阻稱接于该正输入端与一系统电压之间。第二电阻耦接于该正输入端与一接地端之间。第三电阻耦接于该负输入端与该接地端之间。于该第一抗干扰电路中该比较器的该负输入端耦接至该正极性端且该正输入端耦接至该负极性端，于该第二抗干扰电路中该比较器的该正输入端耦接至该正极性端且该负输入端耦接至耦接至该负极性端。于上述实施例中，该第一电阻与该第二电阻的并联阻值大致等于该第三电阻的阻值，该第一抗干扰电路与各自第二抗干扰电路还包含一第四电阻以及一第五电阻，第四电阻耦接于该正输入端与该负极性端之间。第五电阻耦接于该该负输入端与该正极性端之间，该第四电阻的阻值大致等于该第五电阻的阻值。根据本发明的ー实施例，该抗干扰模块包含一抗干扰电路以及一阻抗匹配电路，各自分别耦接至该二次侧的一正极性端以及ー负极性端，该阻抗匹配电路用以匹配该抗干扰电路的阻抗，其中该抗干扰电路包含ー比较器、一第一电阻、一第二电阻以及一第三电阻。比较器具有一正输入端以及ー负输入端，该负输入端耦接至该正极性端且该正输入端耦接至该负极性端。第一电阻耦接于该正输入端与一供电电压之间。第二电阻耦接于该正输入端与一接地端之间。第三电阻耦接于该输入端与该接地端之间。于上述实施例中，其中该第一电阻与该第二电阻的并联阻值大致等于该第三电阻的阻值，该抗干扰电路还包含一第四电阻以及一第五电阻。第四电阻耦接于该抗干扰电路中该比较器的该正输入端与该负极性端之间。第五电阻耦接于该抗干扰电路中该比较器的该负输入端与该正极性端之间，该第四电阻的阻值大致等于该第五电阻的阻值。
图I绘不根据本发明的一第一实施例中一种开关驱动电路的功能方块图2绘示根据第一实施例中开关驱动电路及其抗干扰模块的电路示意图；图3绘示根据第一实施例中开关驱动电路中各信号的波形示意图；图4绘示根据本发明的第二实施例中一种开关驱动电路的功能方块图；图5绘示根据第二实施例中开关驱动电路中各信号的波形示意图；图6绘示根据本发明的第三实施例中一种开关驱动电路的功能方块图；以及图7绘示根据第三实施例中开关驱动电路及其抗干扰模块的电路示意图。主要组件符号说明
本发明100, 300, 500 :开关驱动电路120 :脉宽调制单元320, 520 :信号处理电路140, 340, 540 :脉冲变压器160, 340, 540 :抗干扰模块162，362 :第一抗干扰电路562 :抗干扰电路164，364 :第二抗干扰电路564:阻抗匹配电路180:脉宽解调单元182 :设定重置闩锁器190, 390, 590 :驱动功率放大单元200 :全控型功率开关DRin :驱动输入讯号NPW1，NPW2 :正负窄脉宽讯号HFdrv :超高频驱动信号DRout :驱动输出讯号
具体实施例方式以下将以附图揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中ー并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。请參阅图1，其绘示根据本发明的一第一实施例中ー种开关驱动电路100的功能方块图。如图I所示，开关驱动电路100包含脉宽调制単元120、脉冲变压器140、抗干扰模块160、脉宽解调单元180以及驱动功率放大单元190。其中，开关驱动电路100耦接至一全控型功率开关200，开关驱动电路100接收ー驱动输入信号DRin并转换为驱动输出信号DRout，驱动输出信号DRout用以控制全控型功率开关200。于本发明的实施例中，全控型功率开关200可包含至少ー组绝缘栅双极型晶体管(Insulated Gate BipolarTransistor, IGBT)。其中，开关驱动电路100通过脉冲变压器140在驱动输入信号DRin与驱动输出信号DRout之间进行磁隔离,避免驱动输入信号DRin与驱动输出信号DRout之间相互影响。请ー并參阅图2以及图3，图2绘示根据第一实施例中开关驱动电路100及其抗干扰模块160的电路示意图，图3绘示根据第一实施例中开关驱动电路100中各信号的波形示意图。如图I与图3所示，脉宽调制单元120用以将驱动输入信号DRin转换为正负窄脉冲信号(如图3所示的理想情况下的正负窄脉冲信号NPW1)。于此实施例中，驱动输入信号DRin为脉宽调变型(pulse-width modulation, PWM)信号，理想情况下(即当驱动输入信号DRin不具有干扰杂讯NI时)，脉宽调制单元120将脉宽调变型的驱动输入信号DRin转换成正负窄脉冲信号NPW1，其中正负窄脉冲信号NPWl包含多个正脉冲(如图3中的正脉冲PI, P3, P5)以及多个负脉冲(如图3中的负脉冲P2, P4, P6)，该多个正脉冲(PI, P3, P5)分别对应驱动输入信号DRin的多个上升缘(rising edge)，该多个负脉冲(P2，P4, P6)分别对应驱动输入信号DRin的多个下降缘(falling edge)，如图3所示。
脉冲变压器140具有一次侧(primary side)以及二次侧(secondary side)。脉宽调制単元120转换完成的正负窄脉冲信号NPWl传送至脉冲变压器140的一次侧，并经过脉冲变压器140传递至二次侧。抗干扰模块160耦接至脉冲变压器140的二次侧，抗干扰模块160用以滤除该多个正脉冲以及该多个负脉冲的脉冲幅度未达一有效阈值者，例如，于图3的实施例中，当变压器副边在整个电路工作过程中，存在电压幅值较小的干扰信号时，若其幅值为达抗干扰模块160所设定的有效阈值时，抗干扰模块160可将对应干扰杂讯进行滤除，借此达到抗干扰的效果。随后，脉宽解调单元180耦接至抗干扰模块160，并用以将过滤后的正负窄脉冲信号转换为驱动输出信号DRout，于此实施例中，驱动输出信号DRout亦可为脉宽调变型的驱动信号。接着，由耦接于脉宽解调单元180与全控型功率开关200之间的驱动功率放大单元190对驱动输出信号DRout进行功率放大，并传送到全控型功率开关200。在真实应用情况下，驱动输入信号DRin上可能存在电压波幅较小的干扰杂讯NI，此时脉宽调制単元120转换驱动输入信号DRin为图3中所示真实应用下的正负窄脉冲信号NPW2。正负窄脉冲信号NPW2包含多个正脉冲以及多个负脉冲，除了正常的正脉冲PI, P3, P5与负脉冲P2，P4, P6，还包含了因干扰杂讯NI而产生的正脉冲P7以及负脉冲P8。于第一实施例中，抗干扰模块160包含第一抗干扰电路162以及第ニ抗干扰电路164分别对应正负窄脉冲信号NPW2中的正脉冲(PI, P3, P5, P7)与负脉冲(P2, P4, P6, P8)，进行用以滤除该多个正脉冲以及该多个负脉冲的脉冲幅度未达一有效阀值者(如正脉冲P7与负脉冲P8)实现抗干扰，并可抑制共模杂讯。详细实施内容如下所述。此外，上述正脉冲P7与负脉冲P8并不限于因驱动输入信号DRin上的干扰杂讯NI而产生。于另一例子中，即使当驱动输入信号DRin上不存在干扰杂讯NI，在正负窄脉冲信号NPW2通过脉冲变压器140的过程中亦可能产生部份的干扰使二次侧输出的正负窄脉冲信号NPW2存在上述的正脉冲P7与负脉冲P8，也就是说，本案的抗干扰模块160可滤除正负窄脉冲信号NPW2中未达有效阈值者。如图2所示，于第一实施例中抗干扰模块160包含第一抗干扰电路162以及第二抗干扰电路164，第一抗干扰电路162以及第二抗干扰电路164各自分别耦接至脉冲变压器140的二次侧的正极性端以及负极性端。第一抗干扰电路162与第二抗干扰电路164各自包含比较器(163，165)、第一电阻(Rla, Rlb)、第二电阻(R2a，R2b)以及第三电阻(R3a，R3b)。第一抗干扰电路162与第二抗干扰电路164架构大致上具有对应关系，以下为说明简便，以第一抗干扰电路162为例。于第一抗干扰电路162中，比较器163具有正输入端以及负输入端。第一电阻Rla率禹接于比较器163的正输入端与供电电压+Vcc2之间。第二电阻R2a f禹接于比较器163的正输入端与一接地端之间。第一电阻Rla与第二电阻R2a可形成一分压电路,将供电电压+Vcc2分压结果输入至比较器163的正输入端。第三电阻R3a耦接于比较器163的负输入端与接地端之间。此外，第一抗干扰电路162还包含第四电阻R4a以及第五电阻R5a。第四电阻R4a 耦接于比较器163的正输入端与脉冲变压器140的二次侧的负极性端之间。第五电阻R5a耦接于比较器163的负输入端与脉冲变压器140的二次侧的正极性端之间。于ー较佳实施例中，第一电阻Rla与第二电阻R2a的并联阻值大致等于第三电阻R3a的阻值，同时，第四电阻R4a的阻值大致等于第五电阻R5a的阻值。如此ー来，对脉冲变压器140的二次侧的正/负极性端而言，在第一抗干扰电路162所产生的各种阻抗对正极性端(Rla Il R2a+R4a)与负极性端(R3a+R5a)为均等，借此完成阻抗匹配达到共模抑制的效果。另一方面,第二抗干扰电路164包含比较器165、第一电阻Rib、第二电阻R2b以及第三电阻R3b，其连接架构大致与第一抗干扰电路相似或对称。于第二抗干扰电路中，比较器165的正输入端耦接至二次侧的正极性端且负输入端耦接至二次侧的负极性端，第二抗干扰电路164还包含第四电阻R4b以及第五电阻R5b。第四电阻R4b耦接于比较器165的正输入端与二次侧的正极性端之间。第五电阻R5b耦接于比较器165的负输入端与二次侧的负极性端之间。于ー较佳实施例中，第一电阻Rlb与第二电阻R2b的并联阻值大致等于第三电阻R3b的阻值，同时，第四电阻R4b的阻值大致等于第五电阻R5b的阻值。如此ー来，对脉冲变压器140的二次侧的正/负极性端而言，在第二抗干扰电路164所产生的各种阻抗对正极性端(Rib Il R2b+R4b)与负极性端(R3b+R5b)为均等，借此完成阻抗匹配达到共模抑制的效果。于此实施例中，第一抗干扰电路162与第二抗干扰电路164中的各个对应的电阻元件可更进一歩具有相同或等比例的电阻值，以增进阻抗匹配效果。须补充的是，本实施例中二次侧所使用的供电电压+Vcc2可相异于一次侧所使用的供电电压+Vccl。请參见图2与图3，于此实施例中脉宽解调单元180可包含具有置位和复位功能的逻辑芯片182，该逻辑芯片182包含置位输入端(S端)以及复位输入端(R端)，第一抗干扰电路162的比较器163的输出端耦接至置位输入端(S端)，第二抗干扰电路164的比较器165的输出端I禹接至复位输入端(R端)。如图3中的时间点Tl，即驱动输入信号DRin处于上升缘时，正负窄脉冲信号NPW2形成正脉冲P1，此时，从二次侧的正极性端经经R5a和R3a阻抗分压(电压准位Vb)后接至比较器163的负输入端，当幅值高于设定的有效阈值(即电压准位Va)吋，比较器翻转输出有效信号。于此例中，比较器163的输出端随后由高准位变换至低准位，该逻辑芯片182的设定输入端(S端)，进而使驱动输出信号DRout切換至高准位。有效阈值的大小可透过第ー电阻Rla与第二电阻R2a的分压结果来调整。比较器的输入端接法也可以互换，对应的将逻辑芯片182换为输入有效电平相反的具有置位和复位功能的逻辑芯片。如图3中的时间点T2,即驱动输入信号DRin处于下降缘时,正负窄脉冲信号NPW2形成负脉冲P2，此时，第二抗干扰电路164作动，负脉冲P2改变电压准位Vd，从二次侧的负极性端经R5b和R3b阻抗分压(电压准位Vd)后，接于比较器165的负输入端，当幅值高于设定的有效阈值(即电压准位Vc)吋，比较器翻转输出有效信号。于此例中，比较器165的输出端随后由高准位变换至低准位，具有置位和复位功能的逻辑芯片182的复位输入端(R端)，进而使驱动输出信号DRout切換至低准位。有效阈值(即电压准位Vc)的大小可透过第一电阻Rlb与第二电阻R2b的分压结果来调整。当驱动输入信号DRin上存在电压波幅较小的干扰杂讯NI (或是，在正负窄脉冲信号NPW2通过脉冲变压器140的过程中亦可能产生部份的干扰使二次侧输出的正负窄脉冲信号NPW2存在上述的正脉冲P7与负脉冲P8)，此时，第一抗干扰电路162中电压准位Vb的 幅值未达设定的有效阈值(即电压准位Va)，且第二抗干扰电路164中电压准位Vd的幅值未达设定的有效阈值(即电压准位Vc)，即当Vb〈Va且VcKVc时，比较器163，165即不翻转，借此将电压波幅较小的正/负脉冲P7，P8视为干扰信号加以滤除，进而实现抗干扰的效果。如上述实施例中，抗干扰模块160中的第一抗干扰电路162以及第ニ抗干扰电路164可分别对应驱动输入信号DRin的上升缘与下降缘作动，并可滤除未达有效阈值的干扰杂讯，且于此实施例中，第一抗干扰电路162以及第ニ抗干扰电路164具有阻抗匹配的设计，可实现抗干扰与抑制共模杂讯的效果。当功率器件开通关断时会伴随有较大的电压跳变，因电路的寄生电容存在，将会引起一定的共模电流。此实施例中正极性端[(Rlb|R2b)+R4b]阻值与负极性端(R3b+R5b)阻值相等，因此共模电流产生的加于比较器正输入端和负输入端的共模电压相等，不会转化为差模电压而使得比较器误翻转，实现了良好的共模抑制能力。请參阅图4以及图5，图4根据本发明的第二实施例中ー种开关驱动电路300的功能方块图。图5绘示根据第二实施例中开关驱动电路300中各信号的波形示意图。随着半导体技术的发展，功率器件的开关特性必然会有很大的进步，其工作频率会很闻，这时对应的驱动控制"[目号的频率也有可能提闻。驱动控制"[目号为超闻频的驱动输入信号时，超高频的驱动输入信号对应的最大占空比(如图5中的Dmax)的脉宽非常小，磁芯传递技术及同样的抗干扰电路也可实现超高频信号的传递与功率器件的驱动，如第二实施例中的开关驱动电路300。如图4所示，根据本发明的第二实施例中开关驱动电路300包含信号处理电路320、脉冲变压器340、抗干扰模块360以及驱动功率放大单元390。信号处理电路320用以对超闻频的驱动输入"[目号DRin进行驱动能力放大，输出具有一定驱动能力的超闻频驱动信号HFdrv。脉冲变压器340具有一次侧以及二次侧，一次侧耦接至信号处理电路320，超高频驱动信号HFdrv经脉冲变压器340传递至二次侧。抗干扰模块360耦接至二次侧。如图5所示，超高频驱动信号HFdrv包含多个脉冲(于此实施例中为正脉冲P9, P10, Pll)，该抗干扰模块用以滤除该多脉冲的脉冲幅度未达一有效阈值者(如图5中滤除正脉冲Pio)。驱动功率放大单元390耦接于抗干扰模块360与该全控型功率开关200之间。于第二实施例中，抗干扰模块360中包含第一抗干扰电路362以及第ニ抗干扰电路364，用以实现抗干扰以及抑制共模杂讯的效果。关于第二实施例中第一抗干扰电路362以及第ニ抗干扰电路364的内部架构可相似于第一实施例中第一抗干扰电路162以及第二抗干扰电路164(如图2所示)，可參见图2及其详细说明，在此不另赘述。此外，于图4与图5的第二实施例中，因超高频驱动信号HFdrv仅具有正向的脉冲波形，因此，主要偏重于利用抗干扰模块360中包含第一抗干扰电路362的作动。第二抗干扰电路364的存在主要仅为了实现阻抗匹配的效果。因此，请參阅图6以及图7，图6根据本发明的第三实施例中ー种开关驱动电路500的功能方块图。图7绘示根据第三实施例中开关驱动电路500及其抗干扰模块560的电路不意图。
于第三实施例中，开关驱动电路500包含信号处理电路520、脉冲变压器540、抗干扰模块560以及驱动功率放大单元590，具体架构与第二实施例大致相同。不同之处在于，第三实施例中抗干扰模块560中包含抗干扰电路562以及阻抗匹配电路564。如图7所不,第三实施例中抗干扰电路562包含比较器563、第一电阻Rla、第ニ电阻R2a、第三电阻R3a、第四电阻R4a以及第五电阻R5a。抗干扰电路562的内部元件连接关系与作动原理与第一实施例中的第一抗干扰电路162相似,可參考相关段落及图2,在此不另赘述。须补充说明的是，第三实施例中抗干扰模块560中具有阻抗匹配电路564，阻抗匹配电路564的目的在于匹配抗干扰电路562的阻抗。因此，阻抗匹配电路564不必具备有比较器，仅须设置对应的电阻器以配合抗干扰电路562的阻抗，例如图7中阻抗匹配电路564的第一电阻Rib、第二电阻R2b、第三电阻R3b、第四电阻R4b以及第五电阻R5b，但阻抗匹配的实现方式有很多，本发明并不以此电阻排列方式为限。综上所述，本发明提出了一种基于磁隔离传递技术实现抗干扰及共模噪声抑制的开关驱动电路，适用于驱动全控型功率开关元件。本发明的开关驱动电路传输延时短，不受控制信号的频率和脉宽限制，并同时具有抗干扰及共模噪声抑制电路，以提高抗干扰能力。另外相对光纤而言，以脉冲变压器驱动方式在高压大功率应用中具有高稳定性且为低成本。虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
权利要求
1.ー种开关驱动电路，其特征在干，用以驱动一全控型功率开关，该开关驱动电路包含: 一脉宽调制单兀，用以将ー驱动输入信号转换为一正负窄脉冲信号； ー脉冲变压器，具有一一次侧以及一二次侧，该一次侧耦接至该脉宽调制单元，该正负窄脉冲信号经该脉冲变压器传递至该二次侧； ー抗干扰模块，耦接至该二次侧，该正负窄脉冲信号包含多个正脉冲以及多个负脉沖，该抗干扰模块用以滤除该多个正脉冲以及该多个负脉冲的脉冲幅度未达一有效阈值者，同时可抑制在全控型功率开关开通和关断瞬间的高电压跳变所产生的共模噪声。
ー脉宽解调单元，耦接至该抗干扰模块，用以将过滤后的该正负窄脉冲信号转换为一驱动输出信号；以及 一驱动功率放大单元，耦接于该脉宽解调单元与该全控型功率开关之间。
2.根据权利要求I所述的开关驱动电路，其特征在于，该抗干扰模块包含一第一抗干扰电路以及ー第二抗干扰电路，各自分别耦接至该二次侧的一正极性端以及ー负极性端，其中该第一抗干扰电路与该第二抗干扰电路各自包含 ー比较器，具有一正输入端以及ー负输入端； 一第一电阻，稱接于该正输入端与一供电电压之间； 一第二电阻，耦接于该正输入端与一接地端之间；以及 一第三电阻，耦接于该负输入端与该接地端之间， 其中，于该第一抗干扰电路中该比较器的该负输入端耦接至该正极性端且该正输入端耦接至该负极性端，于该第二抗干扰电路中该比较器的该正输入端耦接至该正极性端且该负输入端耦接至该负极性端。
3.根据权利要求2所述的开关驱动电路，其特征在于，该第一电阻与该第二电阻的并联阻值大致等于该第三电阻的阻值。
4.根据权利要求2所述的开关驱动电路，其特征在于，该第一抗干扰电路还包含 一第四电阻，耦接于该第一抗干扰电路中该比较器的该正输入端与该负极性端之间；以及 一第五电阻，稱接于该第一抗干扰电路中该比较器的该负输入端与该正极性端之间，该第四电阻的阻值大致等于该第五电阻的阻值。
5.根据权利要求2所述的开关驱动电路，其特征在于，该第二抗干扰电路还包含 一第四电阻，耦接于该第二抗干扰电路中该比较器的该正输入端与该正极性端之间；以及 一第五电阻，耦接于该第二抗干扰电路中该比较器的该负输入端与该负极性端之间，该第四电阻的阻值大致等于该第五电阻的阻值。
6.根据权利要求2所述的开关驱动电路，其特征在干，该脉宽解调单元包含一具有置位和复位功能的逻辑芯片，该逻辑芯片包含一置位输入端以及ー复位输入端，该第一抗干扰电路的该比较器的ー输出端耦接至该置位输入端，该第二抗干扰电路的该比较器的ー输出端耦接至该复位输入端。
7.根据权利要求I所述的开关驱动电路，其特征在于，该驱动输入信号与该驱动输出信号分别为ー脉宽调变型信号，该窄脉宽信号的该多个正脉冲分别对应该驱动输入信号或该驱动输出信号的多个上升缘，该窄脉宽信号的该多个负脉冲分别对应该驱动输入信号或该驱动输出信号的多个下降缘。
8.ー种开关驱动电路，其特征在干，用以驱动一全控型功率开关，该开关驱动电路包含 一信号处理电路，用以将ー超高频的驱动输入信号进行驱动能力放大产生一超高频驱动信号； ー脉冲变压器，具有一一次侧以及一二次侧，该一次侧耦接至该信号处理电路，该超高频驱动信号经该脉冲变压器传递至该二次侧； 一抗干扰模块，耦接至该二次侧，该超高频驱动信号包含多个脉冲，该抗干扰模块用以滤除该多脉冲的脉冲幅度未达一有效阀值者；以及 一驱动功率放大单元，耦接于该抗干扰模块与该全控型功率开关之间。
9.根据权利要求8所述的开关驱动电路，其特征在于，该抗干扰模块包含一第一抗干扰电路以及ー第二抗干扰电路，各自分别耦接至该二次侧的一正极性端以及ー负极性端，其中该第一抗干扰电路与该第二抗干扰电路各自包含 ー比较器，具有一正输入端以及ー负输入端； 一第一电阻，稱接于该正输入端与一系统电压之间； 一第二电阻，稱接于该正输入端与一接地端之间； 一第三电阻，耦接于该负输入端与该接地端之间； 一第四电阻，耦接于该正输入端与该负极性端之间；以及 一第五电阻，耦接于该负输入端与该正极性端之间； 其中，该第一电阻与该第二电阻的并联阻值大致等于该第三电阻的阻值，该第四电阻的阻值大致等于该第五电阻的阻值于该第一抗干扰电路中该比较器的该负输入端耦接至该正极性端且该正输入端耦接至该负极性端，于该第二抗干扰电路中该比较器的该正输入端耦接至该正极性端且该负输入端耦接至该负极性端。
10.根据权利要求8所述的开关驱动电路，其特征在于，该抗干扰模块包含ー抗干扰电路以及一阻抗匹配电路，各自分别耦接至该二次侧的一正极性端以及ー负极性端，该阻抗匹配电路用以匹配该抗干扰电路的阻抗，其中该抗干扰电路包含 ー比较器，具有一正输入端以及ー负输入端，该负输入端耦接至该正极性端且该正输入端耦接至该负极性端； 一第一电阻，稱接于该正输入端与一供电电压之间； 一第二电阻，稱接于该正输入端与一接地端之间； 一第三电阻，耦接于该负输入端与该接地端之间； 一第四电阻，耦接于该正输入端与该负极性端之间；以及 一第五电阻，稱接于该负输入端与该正极性端之间；该第一电阻与该第二电阻的并联阻值大致等于该第三电阻的阻值，该第四电阻的阻值大致等于该第五电阻的阻值。
全文摘要
一种开关驱动电路用以驱动一全控型功率开关，该开关驱动电路包含脉宽调制单元、脉冲变压器、抗干扰模块、脉宽解调单元以及驱动功率放大单元。脉宽调制单元用以将一驱动输入信号转换为一正负窄脉冲信号。脉冲变压器的一次侧耦接至该脉宽调制单元，该正负窄脉冲信号经该脉冲变压器传递至二次侧。抗干扰模块耦接至二次侧，正负窄脉冲信号包含多个正脉冲以及多个负脉冲，该抗干扰模块用以滤除正脉冲以及负脉冲的脉冲幅度未达一有效阈值者，同时可抑制在全控型功率开关开通和关断瞬间的高电压跳变所产生的共模噪声。脉宽解调单元用以将过滤后的该正负窄脉冲信号转换为一驱动输出信号。
文档编号H03K17/16GK102832917SQ201210298849
公开日2012年12月19日 申请日期2012年8月21日 优先权日2012年8月21日
发明者王明, 付炜亮, 丛庆, 应建平, 张兵 申请人:台达电子工业股份有限公司