专利名称：完全电容性耦合的输入斩波器的制作方法
技术领域：
本发明涉及用于例如在运算放大器、测量放大器和模数转换器中使用的输入斩波器的领域。
背景技术：
测量放大器和模数转换器经常用于进行传感器接口连接。在用于手机、膝上型电脑和电动汽车的电源管理的电流感测应用中，在电流感测电阻器上出现比供电电压高几伏特或几十伏特的数量级的大的共模电压的情况下，必须测量该感测电阻器上的数量级为毫伏的小的差模电压。为了解决这个在共模电压超过供电轨时的差模电压测量问题，经常允许输入电路的一部分(可以是电阻器电桥或电压-电流转换器)从感测电阻器汲取其共模供电电流。该输入共模供电电流常常对待测量的系统产生不期望的影响。因此，已经开发了不汲取输入共模供电电流同时却能够感测超过它们的供电轨的电压的具有电容性耦合输入斩波器的测量放大器和模数转换器。一种这样的现有技术是使用由电容性耦合差分输入跟随的输入斩波器。第二斩波器将方波整流回输入波形。
如专利号为7714757的美国专利所示，另一现有技术是使用变压器。在成本和电路板面积两方面，这个解决方案执行起来都是昂贵的，因为它无法容易地完全集成。
图1示出了具有二极管保护的栅极和有源下拉保护的电容性耦合斩波器。
图2示出了具有锁存器保护的栅极的具有用于大的正(plus)共模输入电压能力和负(minus)共模输入电压能力的浮置阱的电容性耦合斩波器。
图3示出了使用一个锁存器来控制晶体管MNl和MN3的栅极并使用第二锁存器来控制晶体管丽2和MN4的栅极的电路。
图4示出了具有锁存器保护的栅极和有源下拉保护的电容性耦合的斩波器。
图5类似于图4，只是晶体管^l-MM中的每一个的体区(body)都耦合至各自的晶体管的源极，并且已经除去了第二锁存器(在输入端Vinp和Vinn上)。
图6示出了具有用于在允许较大的差模输入电压时实施保护的串联锁存器和有源下拉保护的电容性耦合斩波器。
图7示出了两个反串联(ant1-series)电容性耦合的斩波器，所述斩波器同样具有浮置阱，所述浮置阱具有大的正共模输入电压能力和负共模输入电压能力以及额外的大的差分输入电压能力。
图8示出了示例性的电容性耦合的运算放大器。
图9示出了示例性的电容性耦合的测量放大器。
图10示出了示例性的电容性耦合的三角积分(sigma delta)模数转换器。
具体实施方式
图1示出了电容性耦合斩波器的第一实现形式。如其中所示，提供了四个时钟驱动器电容器Cll至C22，斩波器晶体管MNl至MN4中的每一个斩波器晶体管一个电容器。每个晶体管的栅极都具有用于防范过大的负栅极电压的反向二极管Dr和用于防范过大的正漏极源极电压的正向串联的二极管链Dfx。这些过大的电压可能源于大的共模输入电压偏移。峰至峰时钟电压Clkp、Clkn必须小于反向和正向的二极管电压的总和。否则会发生在输入端子Vinp、Vinn处的大电荷注入。此外，为了连接输入端和输出端Vinp和Voutp以及Vinn和Voutn，从输出端到输入端设有二极管Dol和Do2以便在没有时钟的情况下保护晶体管MN1-MN4使其免受过大的漏极源极电压，并且共模输出电压不会跟随大的负共模输入阶跃(step)。背栅至沟道二极管(在权利要求中称为每一晶体管的漏极与体区之间的体二极管)在相同的情况下自动执行用于正共模输入阶跃的这一功能。峰至峰差模输入电压必定小于两个正向偏置二极管的压降的电压。对于更大的差模输入电压，可以使用其他的斩波器电路。
图1的具有二极管保护的栅极的电容性耦合斩波器的缺点是:峰至峰时钟电压必须大于保护二极管(二极管Dr)电压和斩波器晶体管的阈值电压Vth的总和，以便可靠地使斩波器开关导通。对于低电荷注入而言，更好的是峰至峰时钟电压仅仅需要比斩波器晶体管的阈值电压Vth大。为了这个目的，如图2所示，用锁存器(晶体管丽5、MN6、丽7和MN8)代替反向栅极电压保护二极管Drll至Dr41和二极管Dfll至Df4x的正向串联链。
现在参考图3，每一锁存器具有将晶体管丽5和MN6的源极以及晶体管丽7和MN8的源极分别连接到输入端Vinp和Vinn的公共的连接。这些锁存器精确地限定晶体管MN1-MN4的栅极电压的下一个时钟反转的开始位置。例如，如果斩波器开关MNl导通，则锁存器晶体管MN6也导通，这通过将斩波器晶体管MN3的栅极与源极连接而将所述斩波器晶体管MN3精确地截止。由此每一锁存器具有相反状态的第一和第二锁存器连接以及晶体管源极到输入端Vinp和Vinn的公共的连接。
现在参考图2,可以看到本发明的另一实施例。该实施例可以具有有着闻共I旲电压的差分输入电压，所述高共模电压大大地高于(低于)电源电压，例如在±30伏特的量级。在该实施例中，四个斩波器晶体管^l-MM中的每一个均在各自的浮置η阱中，所述浮置η阱由耦合在Vss与各自的斩波器晶体管的体区之间背对背二极管象征性地表示。仍如前所述，斩波器晶体管^l-MM的栅极电容性地耦合至时钟信号Clkp和Clkn。还提供四个额外的晶体管，即晶体管MN5-MN8，所述四个额外的晶体管分别连接到晶体管MN1-MN4的栅极，作为锁存器。晶体管MN5-MN8中的每一个也都在各自的浮置η阱中。在这方面，本文公开的其他实施例都以类似的方式使用浮置阱，虽然在其他附图中没有示出背对背的二极管，以避免不必要的杂乱，并且不使所公开的电路的细节不清楚。
考虑第一晶体管丽I和丽5，当Clkn变高且Clkp低时，晶体管丽5将导通至将其漏极电压拉至等于其源极电压(即输入电压Vinp)所需的程度。在晶体管ΜΝ5的漏极处于电压Vinp的情况下，由于晶体管MNl的栅极电压将等于其源极电压，所以晶体管NMl将仍是截止的，而斩波器晶体管ΜΝ3导通。然后，当Clkn变低时，晶体管ΜΝ5截止且Clkp当然变高，使晶体管丽I导通，并且使晶体管丽3截止。由此当Clkn高时，晶体管丽5基于输入端Vinp确定或设定晶体管丽I和丽7的栅极的电压，否则所述晶体管丽I和丽7的栅极连接实际是浮置的。晶体管丽7对于晶体管丽3的功能类似于晶体管ΜΝ6对于晶体管丽2的功能以及晶体管MN8对于晶体管MN4的功能。
同样从图2注意到，倘若在用于输入端INP和INN的共模电压上发生负浪涌，在电容器C1-C4随共同的源极连接的电压浪涌下降而被放电的情况下，通过在电容器C1-C4上的电荷将晶体管MN5-MN8的源极拉低至使这些晶体管导通。在该图中，没有示出针对过大的漏极源极电压的保护，虽然对于晶体管MNl和MN2，从漏极至源极可以耦合有一个或多个串联连接的二极管，极性与各自的体区-漏极的极性相反。
现在参考图4，必须采取一些保护措施。在时钟是关闭的情况下，可能不会定义斩波器栅极电压且可能破坏斩波器晶体管MN1-MN4。在这种情况下，锁存器晶体管的背栅或体二极管(连接到晶体管的源极的每一晶体管的体区)在正的输入共模电压浪涌下保护斩波器栅极电压。但是对于负的输入共模电压浪涌，斩波器栅极电压可能保持高位且可能被破坏。当时钟是关闭的且锁存器不工作时尤其是这样。为了保护在此情况下的斩波器，通过电容器C13和C23提供一种时钟稱合电容器的模型。在负的输入共模电压浪涌出现时，在时钟耦合电容器中，这些模型电容器的电荷分别被晶体管MN9、10、11和丽12、13、14反射回来(mirror back)。特别是,输入端Vinp的负的输入电压浪涌将拉低晶体管MNll的公共的源极连接至低于耦合电容器C13上的电压，从而使连接成二极管形式的晶体管MNll导通以对电容器C13进行放电。晶体管丽11中的电流反射至晶体管MN9和丽10，同样使所述晶体管MN9和MNlO导通以类似地分别地对电容器Cl 1、12进行放电。晶体管MN12-MN14响应输入端Vinn的电压降而以相同的方式工作。实质上，当遇到负的共模电压浪涌时，晶体管丽I和丽3的栅极耦合至输入端Vinp，并且晶体管丽2和MN4的栅极耦合至输入端Vinn。这使得栅极电压跟随负的输入共模浪涌以使得斩波器晶体管不被破坏。此外，必须插置与图1中的从输出端到输入端的相同的二极管以在不存在时钟的情况下保护斩波器晶体管MN1-MN4使其免受大的负的共模输入电压阶跃。
图5类似于图4，只是晶体管^l-MM中的每一个的体区耦合至相应晶体管的源极，且已经除去了第二锁存器(在输入端Vinn)。应该注意，锁存器的公共的连接连接到输入端Vinp，虽然，也可以将所述连接连接到输入端Vinn，因为差分输入通常将不是很大，并且Vinp也不一定总是比Vinn更高的电压。
如图6所示，如果将第二锁存器丽sI和丽s2与第一锁存器丽5和MN6串联连接，则可以完成对图5的电 路的改进。由晶体管MN5和MN6构成的第一锁存器精确地定义了晶体管MN1-MN4的栅极电压的下一时钟反转的开始位置。第二锁存器自动将第一锁存器的公共源极连接与承载最低电压的输入端子Vinp或Vinn连接。现在当出现负的共模电压浪涌时，晶体管丽7-MN9将有效地将晶体管^l-MM的栅极耦合至输入端Vinn和Vinp中的较低者。同样通过该连接，四个斩波器晶体管可以共享一组时钟耦合电容器。斩波器晶体管的背栅现在被连接到具有最低电压的输入端子。这个拓扑结构整体允许差模输入电压大于一个二极管的正向电压压降。这对于测量放大器可能是有用的，因为允许较大的差模输入电压。因为允许更大的差模输入电压，所以用于大的负的共模输入电压阶跃的输出-输入保护二极管现在必须由二极管串联链代替。在时钟耦合电容器、公共源极点和背栅上插置串联电阻R3-R6，以隔离来自信号线的时钟线的尖锐时钟边缘。
现在参考图7，可以看到具有高的正共模能力和负共模能力两者以及高的差分输入能力的实施例。在该实施例中，所有的晶体管都在浮置阱中，只是出于清楚的目的，在图4中所示的相同的特性背对背(to-back)二极管未在图7中示出。如上所述，在图7中晶体管MN1-MN4、电容器C11-C22和晶体管MN5-MN8完成与针对图2中的晶体管MN1-MN4、晶体管丽5-MN8和电容器C1-C4描述的功能相同的功能。晶体管M11-M14、电容器C31-C42和晶体管M15-M18以上述相同的方式工作，其中晶体管丽11与晶体管丽I 一致地导通和截止，晶体管Ml2与晶体管丽2 —致地导通和截止，晶体管Ml3与晶体管丽3 —致地导通和截止，晶体管M14与晶体管MN4 —致地导通和截止。因此，通过使晶体管^l-MM与输出端OUTP和OUTN隔离且利用晶体管丽I和丽11、丽2和丽12、丽3和丽13以及MN4和丽14的相反的体二极管来保护晶体管MN1-MN4使其免受过大的漏极源极电压。
如图8、9和10分别例示出的，电容性耦合输入斩波器可以用在运算放大器、测量放大器和模数转换器 中。在图8和10中，斩波器Ch2将与本发明相一致，并且在图9中，斩波器Ch21将与本发明相一致。应当注意，输入斩波器Ch2和Ch21耦合至输出斩波器(图8、9和10中的Ch1),虽然不必须直接连接到其上，并且实际上通常在两个斩波器之间会具有中间电路，例如，如这些图中所示的至少一个放大器。通常，这些电路以及多种它们的变形是在现有技术中所公知的，并且因此在本文不做进一步描述，因为对本领域技术人员而言，这些电路显而易见。
因此浮置的输入斩波器由四个晶体管MN1-4构成。这些晶体管设置在隔离的袋(pocket)中。它们的栅极通过串联的电容器耦合至时钟信号。在图6的实施例中，通过与输入锁存器丽S1、丽s2串联的锁存器丽5、MN6将两个栅极电压的最低者固定在两个输入连接器的最低电压上。另一个栅极电压高一个时钟电压。通过这种方式，使斩波器晶体管鲁棒地导通和截止。所有其他元件都用于防范在输入端处的高的和低的电压浪涌。输出电容器将斩波器输出端耦合到放大器或模数转换器。本发明的特征是:输入斩波器随着共模输入电压浮动。这允许大的正的共模输入幅度，并且在一些实施例中，允许阶段性的负的共模输入幅度，仅仅受到工艺中的袋和电容器的击穿电压的限制。共模输入电流被小耦合电容器和寄生电容器阻塞。由于斩波，所得到的输入偏移较低，在微伏量级。
因此，本发明具有多个方面，所述方面可以按需要单独实施、或者以各种组合或部分组合实施。虽然出于例示的目的而不是出于限制的目的而在本文中公开并描述了本发明的优选实施例，但本领域技术人员可以理解的是:在不脱离如由以下的权利要求的整体宽度所限定的本发明的精神和范围的情况下，可以在其中进行形式和细节方面的各种变化。
权利要求
1.一种从差分输入端Vinp和Vinn传送差分信号的方法,所述差分输入端Vinp和Vinn的共模输入电压能够比电源电压更高，包括: 提供具有第一至第四斩波器晶体管的输入斩波器，每一个晶体管具有源极、漏极和栅极，所述输入斩波器具有作为差分输入端的Vinp和Vinn ； 提供输出斩波器； 将所述输入斩波器的差分输出端Voutp和Voutn电容性地耦合至所述输出斩波器的差分输入端； 将时钟电容性地耦合至所述输入斩波器，并且将所述时钟耦合至所述输出斩波器，所述时钟具有第一相位以及与所述第一相位相反的第二相位，将所述第一相位电容性地耦合至所述第一和第二晶体管的栅极，并且将所述第二相位电容性地耦合至所述第三和第四晶体管的栅极；以及 提供对所述第一至第四晶体管的栅极的保护以使其免受过大的电压。
2.根据权利要求1所述的方法，其中所述第一至第四晶体管是MOS晶体管，并且其中所述第一和第三晶体管的源极耦合至所述Vinp输入端，所述第二和第四晶体管的源极耦合至所述Vinn输入端，所述第一和第四晶体管的漏极耦合至输入斩波器的输出端Voutp，并且所述第二和第三晶体管的漏极耦合至所述输入斩波器的输出端Voutn。
3.根据权利要求2所述的方法，其中提供对所述第一至第四晶体管的栅极的保护以使其免受过大的电压包括:在所述第一至第四晶体管的各自的栅极与源极之间耦合二极管，一些所述二极管按一极性串联连接以限制趋于使各自的晶体管导通的所述栅极源极电压，并且在各自的源极与漏极之间至少有一个极性相反的二极管。
4.根据权利要求2所述的方法，进一步包括:提供对所述第一至第四晶体管的保护以使其免受过大的漏极源极电压。
5.根据权利要求4所述的方法，其中提供对所述第一至第四晶体管的保护以使其免受过大的漏极源极电压包括:在所述第一和第二晶体管中的每一个晶体管的所述漏极与源极之间耦合二极管或串联连接的多个二极管，所述二极管的极性与各自的体二极管的极性相反。
6.根据权利要求2所述的方法，进一步包括:提供对所述第一至第四晶体管的保护以使其免受负的共模输入电压阶跃。
7.根据权利要 求6所述的方法，其中提供对所述第一至第四晶体管的栅极的保护以使其免受过大的电压包括:当在所述输入端Vinp和Vinn上出现负的共模电压浪涌时，将所述第一和第三晶体管的栅极耦合至所述输入端Vinp，并且将所述第二和第四晶体管的栅极耦合至所述输入端Vinn。
8.根据权利要求7所述的方法，其中将所述第一和第三晶体管的栅极耦合至所述输入端Vinp包括:在地与所述输入端Vinp之间电容性地耦合连接成二极管形式的第五晶体管，并且将第一复制晶体管耦合至所述第一和第三晶体管的栅极，当所述输入端Vinp上的负的浪涌使所述连接成二极管形式的第五晶体管两端的电压反转时，所述第一复制晶体管复制所述连接成二极管形式的第五晶体管的导通状态以使所述第一复制晶体管导通，并且其中将所述第二和第四晶体管的栅极耦合至所述输入端Vinn包括:在地与所述输入端Vinn之间电容性地耦合连接成二极管形式的第六晶体管，并且将第二复制晶体管耦合至所述第二和第四晶体管的栅极，当所述输入端Vinn上的负的浪涌使所述连接成二极管形式的第六晶体管两端的电压反转时，所述第二复制晶体管复制所述连接成二极管形式的第六晶体管的导通状态以导通。
9.根据权利要求8所述的方法，进一步包括:通过在所述第一和第二晶体管中的每一个晶体管的漏极与源极之间耦合二极管或串联连接的多个二极管，来提供对所述第一至第四晶体管的保护以使其免受过大的漏极源极电压，所述二极管的极性与所述第一和第二晶体管的各自的体二极管的极性相反。
10.根据权利要求6所述的方法，其中提供对所述第一至第四晶体管的栅极的保护以使其免受过大的电压包括:当在所述输入端Vinp和Vinn上出现负的共模电压浪涌时，将所述第一至第四晶体管的栅极耦合至所述输入端Vinp和所述输入端Vinn中电压较低的那一个。
11.根据权利要求10所述的方法，其中将所述第一至第四晶体管的栅极耦合至所述输入端Vinp和所述输入端Vinn中电压较低的那一个包括:在地与所述输入端Vinp和所述输入端Vinn中电压较低的那一个之间电容性地耦合连接成二极管形式的第五晶体管，并且将第一个复制晶体管耦合至所述第一和第二晶体管的栅极，并且将第二复制晶体管耦合至所述第三和第四晶体管的栅极，当所述输入端Vinp和所述输入端Vinn中电压较低的那一个上的负的浪涌使所述连接成二极管形式的第五晶体管两端的电压反转时，所述复制晶体管复制所述连接成二极管形式的第五晶体管的导通状态以使所述复制晶体管导通。
12.根据权利要求11所述的方法，其中通过提供响应于所述输入端Vinp和Vinn的锁存器来确定所述输入端Vinp和Vinn的哪一个电压较低。
13.根据权利要求12所述的方法，进一步包括:通过在所述第一和第二晶体管中的每一个晶体管的漏极与源极之间耦合二极管或串联连接的多个二极管，来提供对所述第一至第四晶体管的保护以使其免受过大的漏极源极电压，所述二极管的极性与所述第一和第二晶体管的各自的体二极管的极性相反。
14.根据权利要求6所述的方法，其中提供对所述第一至第四晶体管的栅极的保护以使其免受过大的电压包括:当所述输入端Vinp和Vinn上出现负的共模电压浪涌时，将所述第一至第四晶体管的所述栅极耦合至所述输入端Vinp或Vinn。
15.根据权利要求14所述的方法，其中将所述第一和第二晶体管的栅极耦合至所述输入端Vinp或Vinn包括:在地与相应的所述输入端Vinp或Vinn之间电容性地稱合连接成二极管形式的第五晶体管，将第一复制晶体管耦合至所述第一和第二晶体管的栅极，并且将第二复制晶体管耦合至所述第三和第四晶体管的栅极，当耦合至所述连接成二极管形式的第五晶体管的输入端上的负的浪涌使所述连接成二极管形式的第五晶体管两端的电压反转时，所述复制晶体管复制所述连接成二极管形式的第五晶体管的导通状态以使所述复制晶体管导通。
16.根据权利要求15所述的方法，进一步包括:通过在所述第一和第二晶体管中的每一个晶体管的漏极与源极之间耦合二极管或串联连接的多个二极管，来提供对所述第一至第四晶体管的保护以使其免受过大的漏极源极电压，所述二极管的极性与所述第一和第二晶体管的各自的体二极管的极性相反。
17.根据权利要求15所述的方法，进一步包括:通过提供锁存器来精确地限定所述第一至第四晶体管的栅极在下一个时钟反转时的开始电压，所述锁存器分别具有与所述第一和第二晶体管的栅极的第一锁存器连接以及与所述第三和第四晶体管的栅极的第二锁存器连接。
18.根据权利要求2所述的方法，进一步包括: 通过提供第一锁存器来精确地限定所述晶体管MNl至MN4的栅极在下一个时钟反转时的开始电压，所述第一锁存器分别具有耦合至所述第一和第二晶体管的栅极的第一锁存器连接以及耦合至所述第三和第四晶体管的栅极的第二锁存器连接，所述锁存器具有耦合至所述输入端Vinp和Vinn之一的公共的连接。
19.根据权利要求18所述的方法，进一步包括: 通过分别地在所述第一与第二晶体管的栅极之间提供第一锁存器、在所述第三与第四晶体管的栅极之间提供第二锁存器、在所述第五与第六晶体管之间提供第三锁存器以及在所述第七与第八晶体管之间提供第四锁存器，来精确限定所述第一至第八晶体管的栅极在下一个时钟反转时的开始电压，所述第一锁存器具有耦合至所述输入端Vinp的共同的连接，所述第二锁存器具有耦合至所述输入端Vinn的公共的连接，所述第三锁存器具有耦合至所述输入斩波器的输出端Voutn的公共的连接， 并且所述第四锁存器具有耦合至所述输入斩波器的输出端Voutp的公共的连接。
全文摘要
本发明涉及一种完全电容性耦合的输入斩波器。一种从差分输入端Vinp和Vinn传送差分信号的方法，差分输入端的共模输入电压能够比电源电压更高，该方法包括提供具有作为差分输入端的Vinp和Vinn的输入斩波器；提供输出斩波器；将输入斩波器的差分输出端Voutp和Voutn电容性地耦合至输出斩波器的差分输入端；将时钟电容性地耦合至输入斩波器，并且将时钟耦合至输出斩波器，时钟具有第一相位以及与第一相位相反的第二相位，将第一相位耦合至第一和第二晶体管的栅极，并且将第二相位耦合至第三和第四晶体管的栅极；以及提供对第一至第四晶体管的栅极的保护以使其免受过大的电压。公开了各种实施例。
文档编号H03M3/00GK103166646SQ20121053951
公开日2013年6月19日 申请日期2012年12月13日 优先权日2011年12月14日
发明者J·H·赫伊吉森, 范钦雯, K·A·A·马金瓦 申请人:马克西姆综合产品公司