专利名称：一种去谐波时钟电路的制作方法
技术领域：
本实用新型一种去谐波时钟电路，属于时钟电路技术领域，具体涉及一种能够去除终端电阻谐波影响的时钟电路。
背景技术：
现有时钟电路的大都如附图
图1所示，即时钟信号从时钟管理芯片输出后，经差分线传输至终端匹配电阻，因为传输时钟信号的是差分线，故能减小时钟信号传输过程中的谐波电磁干扰的问题，但是差分线并不能将信号中的谐波成分去除掉，结果是在终端电阻的焊盘处有较高的谐波辐射出来，影响时钟信号质量。
实用新型内容本实用新型克服现有技术存在的不足，所要解决的技术问题是:提供一种可以去除终端电阻谐波的时钟电路。为解决上述技术问题，本实用新型所采用的技术方案是:一种去谐波时钟电路，包括:时钟信号源、时钟芯片、差分线和终端电阻Rl、R2 ;所述时钟信号源的信号输出端与时钟芯片的输入端相连，所述时钟芯片的输出端通过差分线分别与终端电阻Rl和终端电阻R2相连；所述终端电阻Rl的一端串接退耦电容Cl后接地，终端电阻Rl的另一端串接退耦电容C2后接地；所述终端电阻R2的一端串接退耦电容C3后接地，终端电阻R2的另一端串接退耦电容C4后接地。本实用新型与现有技术相比具有的有益效果是:本实用新型在时钟电路的终端电阻两端各连接一个接地的退耦电容，既降低时钟信号的谐波能量，又保证了各时钟信号不产生严重的抖动和偏斜，适用于高速采样电路、无线通信电路和对时钟信号的谐波能量有严格要求的电路；与现有时钟信号谐波处理方法相比，本实用新型结构简洁，成本较低，经济实用。
以下结合附图对本实用新型的做进一步详细的说明:图1为一般时钟电路的电路结构图；图2为本实用新型的电路结构示意图；图中:1为时钟信号源、2为时钟芯片、3为差分线。
具体实施方式
如图1所示，本实用新型一种去谐波时钟电路，包括:时钟信号源1、时钟芯片2、差分线3和终端电阻R1、R2 ;所述时钟信号源I的信号输出端与时钟芯片2的输入端相连，所述时钟芯片2的输出端通过差分线3分别与终端电阻Rl和终端电阻R2相连；所述终端电阻Rl的一端串接退I禹电各Cl后接地,终端电阻Rl的另一端串接退I禹电各C2后接地；所述终端电阻R2的一端串接退I禹电各C3后接地，终端电阻R2的另一端串接退I禹电各C4后接地。上述时钟信号源I产生时钟信号，通过时钟芯片2后经差分线3传输至终端电阻RU R2，通过在终端电阻Rl和终端电阻R2的两端各连接一个接地的退耦电容，通过退耦电容减少或者去除终端电阻Rl、R2两端的谐波能量，既降低时钟信号的谐波能量，又保证了各时钟信号不产生严重的抖动和偏斜，适用于高速采样电路、无线通信电路和那些对时钟信号的谐波能量有严格要求的电路。上述退耦电容Cl、C2、C3、C4采用等效电感较小的电容，电路设计时候，退耦电容尽可能靠近终端电阻。本实用新型与现有时钟信号谐波处理方法相比结构简洁，成本较低，实用性强。
权利要求1.一种去谐波时钟电路，包括:时钟信号源(I)、时钟芯片(2)、差分线(3)和终端电阻R1、R2 ;所述时钟信号源(I)的信号输出端与时钟芯片(2)的输入端相连，所述时钟芯片(2)的输出端通过差分线(3)分别与终端电阻Rl和终端电阻R2相连；其特征在于:所述终端电阻Rl的一端串接退f禹电各Cl后接地，终端电阻Rl的另一端串接退f禹电各C2后接地；所述终端电阻R2的一端串接退f禹电各C3后接地，终端电阻R2的另一端串接退f禹电各C4后接地。
专利摘要本实用新型一种去谐波时钟电路，属于时钟电路技术领域，具体涉及一种能够去除终端电阻谐波影响的时钟电路；解决的技术问题是提供一种可以去除终端电阻谐波的时钟电路；采用的技术方案是时钟信号源的信号输出端与时钟芯片的输入端相连，所述时钟芯片的输出端通过差分线分别与终端电阻R1和终端电阻R2相连；所述终端电阻R1的一端串接退耦电容C1后接地，终端电阻R1的另一端串接退耦电容C2后接地；所述终端电阻R2的一端串接退耦电容C3后接地，终端电阻R2的另一端串接退耦电容C4后接地；本实用新型可广泛应用于时钟电路。
文档编号H03K5/01GK203027223SQ20122070183
公开日2013年6月26日 申请日期2012年12月18日 优先权日2012年12月18日
发明者周传刚, 段永亮 申请人:太原斯泰森电子科技有限公司