一种具有高锁定范围的半盲型过采样时钟数据恢复电路的制作方法
【专利摘要】本发明公开了一种具有高锁定范围的半盲型过采样时钟数据恢复电路，主要用来提高半盲型过采样数据恢复电路的适用范围，避免过多连续字时数据恢复产生误码。所述的半盲型过采样时钟数据恢复电路包括由多路平行过采样电路（11）和鉴频器FD（12）构成的接收器（1）；滤波整形电路（21）、边沿检测电路（22）、数据恢复电路（23）、相位信息电路（24）、字节调整电路（25）和频率/相位调整电路（26）构成的数据恢复与频相控制电路（2），由多相位VCO电路（31）、LPF电路（32）和DAC电路（33）构成的反馈电路（3）。经过调整使得采样时钟的频率恰好可以对输入数据进行采样，实现锁定，进而完成时钟数据恢复。
【专利说明】一种具有高锁定范围的半盲型过采样时钟数据恢复电路
【技术领域】
[0001]本发明涉及半导体集成电路设计【技术领域】，特别是涉及用于串行通信的时钟数据恢复电路(⑶R )。
【背景技术】
[0002]时钟数据恢复电路(CDR)作为接收端的重要组成部分，它负责从高速的串行数据中提取同步信息，并利用这个同步信息对串行信号采样恢复出正确的数字信号，并对数据实现串并转换。一般而言，串行数据在发送端发送到传输介质上时，数据信号的特性比较理想。而在接收端，通过传输介质到达的数据信号被外界噪声和干扰叠加了。接收端在从串行数据中提取数据时，必须选择最佳的采样判决时刻，从而保证最小的误码率。针对这样的情况，数据恢复电路必须具备一定的抖动容限和抑制噪声、干扰的能力，高锁定范围的时钟数据恢复电路可以应对不同输入数据率的时钟数据恢复，电路的应用范围就会十分广泛，应用成本就很小。
[0003]半盲型过采样时钟数据恢复电路就是将相位跟踪型CDR和过采样型结合起来，过采样型CDR取代了相位跟踪型CDR中的采样器。这样可以克服相位跟踪型CDR的采样时间限制。
[0004]一般半盲型过采样时钟数据恢复电路基本结构就是如此，输入信号Din直接连接至多路平行过采样模块，然后经过环路进行频率锁定以及数据恢复。JournalOfSolid-StateCircuits 上于 2007 年发表的 A3.2Gb/sCDRUsingSem1-BlindOversampIingtoAchieveHighJitter Tolerance 和 A40 - 44Gb/s3X0versamplingCM0SCDR/l:16DEMUX 以及 J0URNAL0F SELECTEDT0PICSINQUANTUMELECTRONICS 上于 2010 年发表的 5/10-Gb/sBurst-Mode ClockandDataRecoveryBasedonSemibIindOversamplingforPONs: Theoreticaland Experimental 可以看到，这些半盲型过米样时钟数据恢复电路的结构基本类似，而所获得的数据率锁定范围分别是1.9Gbps-3.5Gbps、39.96Gbps-44.42Gbps、242M，可以看到，相对于其可恢复的最高数据率而言，所得到的锁定范围并不高。
【发明内容】
[0005]发明目的:针对上述现有存在的问题和不足，本发明的目的是提供一种具有高锁定范围的半盲型过采样时钟数据恢复电路，在一般半盲型过采样时钟数据恢复电路的多路平行过采样之前，加上一个鉴频器(FD)，组成双环结构，使之完成对VCO的先粗调，后微调，最终完成频率锁定以及数据恢复，使电路获得极高的锁定范围。
[0006]技术方案:本发明的一种具有高锁定范围的半盲型过采样时钟数据恢复电路包括由多路平行过采样电路和鉴频器FD构成的接收器；滤波整形电路、边沿检测电路、数据恢复电路、相位信息电路、字节调整电路和频率/相位调整电路构成的数据恢复与频相控制电路，由多相位VCO电路、LPF电路和DAC电路构成的反馈电路，[0007]鉴频器FD的输入端与输入信号Din连接，输出信号up连接到频率/相位调整电路的输入端，频率/相位调整电路的输出端顺序通过DAC电路、LPF电路、多相位VCO电路，最后将多相位VCO电路的输出连回鉴频器FD组成粗调环路；多路平行过采样电路的输入端与输入信号Din连接，输出端连接滤波整形电路，滤波整形电路输出端连接边沿检测电路，边沿检测电路输出端的一路顺序连接相位信息电路、频率/相位调整电路、DAC电路、LPF电路、多相位VCO电路，最后将多相位VCO电路连回多路平行过采样电路组成细调环路；另一路顺序连接数据恢复电路、字节调整电路完成数据恢复。
[0008]所述鉴频器电路FD包括顺序连接的D触发器Dl、D2、D3、D4、D5以及反相器Il ；
输入信号Din接触发器Dl的电平输入端,触发器Dl的信号输入端D接自身输出端p，输出
端Q接触发器D2的输入端D，触发器D2的输出端Q接触发器D3的输入端D，触发器D3的输出端Q接触发器D4的输入端D，触发器D4的输出端Q连接在触发器D5的电平输入端，反相器Il的输入端连接在触发器D2的输出端Q,反相器Il的输出端连接在触发器D5的输入端D，最后，将时钟信号Clk连接至触发器D2、D3、D4的电平输入端。
[0009]本发明前端加入了鉴频器FD，组成粗调环路，完成对VCO输出信号的粗调，使VCO的输出频率接近所要锁定的频率。
[0010]本发明采用了双环结构，通过对采样时钟的粗调和微调完成本CDR的频率锁定和数据恢复的功能，大大提闻了电路的锁定范围。
[0011]本发明的实现原理:为了获得更大的锁定范围，在不改变一般半盲型过采样时钟数据恢复电路的结构以及恢复逻辑的情况下，加入一个鉴频器，首先通过这个鉴频器将VCO的输出频率调整到接近输入信号数据率的一半，两者之间的频率差在一般半盲型过采样时钟数据恢复电路的锁定范围之内。这样实现的时钟数据恢复电路其锁定范围就不再局限在一般半盲型过采样时钟数据恢复电路的锁定范围内了。
[0012]有益效果:本发明通过对一般半盲型过采样时钟数据恢复电路的结构进行改进，加入一个鉴频器，使得时钟数据恢复电路的锁定范围在一般半盲型过采样时钟数据恢复电路的基础上大大增加，采用的双环结构，一方面可以对VCO实现先粗调后微调，另外一方面，这种结构的实现特别方便，原来一般半盲型过采样时钟数据恢复电路工作方式与改进前完全一致，电路改进工作量极小。改进之前所实现的一般半盲型过采样时钟数据恢复电路的锁定范围是2.8Gbps-3.6Gbps，这种具有高锁定范围的半盲型过采样时钟数据恢复电路可以实现L 2Gbps-4Gbps的数据恢复，可以看到，其锁定范围提升了很多。
【专利附图】
【附图说明】
[0013]图1是本发明的具有高锁定范围的半盲型过采样时钟数据恢复电路；
[0014]图2是本发明采用的鉴频器FD的结构。
[0015]图3是输入数据率为2Gbps时数据恢复结果。
[0016]图4是输入数据率为2Gbps时DAC输出锁定图。
[0017]图5是本发明采用的多相位VCO的压控曲线图。
【具体实施方式】
[0018]为了进一步说明本发明的优势所在以及具体采取的技术手段，以下便结合图示详细说明本发明的【具体实施方式】及电路结构。
[0019]图1示出所构成的具有高锁定范围的半盲型过采样时钟数据恢复电路，其包括由多路平行过采样电路11和鉴频器FD12构成的接收器I ;滤波整形电路21、边沿检测电路22、数据恢复电路23、相位信息电路24、字节调整电路25和频率/相位调整电路26构成的数据恢复与频相控制电路2，由多相位VCO电路31、LPF电路32和DAC电路33构成的反馈电路3。
[0020]鉴频器FD12的输入端与输入信号Din连接，输出信号up连接到频率/相位调整电路26的输入端，频率/相位调整26的输出端依次连接DAC电路33、LPF电路32、多相位VCO电路31，最后将多相位VCO电路31的输出连回鉴频器FD12组成粗调环路；多路平行过采样电路11的输入端与输入信号Din连接，输出端连接滤波整形电路21、边沿检测电路22，边沿检测电路22输出端一路顺序连接相位信息电路24、频率/相位调整电路26、DAC电路33、LPF电路32、多相位VCO电路31，最后将多相位VCO电路31连回多路平行过采样电路11组成细调环路；另一路顺序连接数据恢复电路23、字节调整电路25完成数据恢复。
[0021]图2示出了所加入的鉴频器FD12的结构，该鉴频器FD12包括D触发器D1、D2、D3、D4、D5以及反相器II。输入信号Din接触发器Dl的电平输入端，触发器Dl的输入端D接
自身输出端P，输出端Q接触发器D2的输入端D，触发器D2的输出端Q接触发器D3的输入端D，触发器D3的输出端Q接触发器D4的输入端D，触发器D4的输出端Q连接在触发器D5的电平输入端，反相器Il的输入端连接在触发器D2的输出端Q，反相器Il的输出端连接在触发器D5的输入端D，最后，将时钟信号Clk连接至触发器D2、D3、D4的电平输入端。
[0022]图1示出这种具有高锁定范围的半盲型过采样时钟数据恢复电路主要分为接收器1、数据恢复与频相控制电路2以及反馈电路3三个部分，输入信号Din首先进入接收器中的鉴频器，通过对输入信号的频率检测，产生up信号，up信号进入频率/相位调整模块，最后通过DAC作用于VCO，DAC输出的初始电压为最高电压860mv，此时对应的VCO输出信号的频率为500MHz，由于是VCO输出的8个相位差45°的时钟对输入信号进行4倍过采样，理论上是对IGbps的输入信号进行过采样刚刚好，假如输入信号的数据率大于lGbps，如果是2Gbps，则可以通过up信号对DAC的输出进行调节，降低其输出电压，从而达到提高VCO输出频率的目的，最终将VCO的输出频率锁定在一个范围(这个范围由up信号的步长以及锁定时间决定，适当的选择两者，可以有效的提高电路的连续字容忍率)，这个过程实现了对VCO的一个粗调，此时可以开始进行对VCO的一个细调以及数据的恢复(如果输入数据率与VCO输出信号的频差过大的话将无法对多连续字输入信号进行正确的数据恢复)，此时通过鉴频器向多路平行过采样发出一个开启信号，然后输入信号Din进行4倍过采样，每次同时采样两位信号，然后对采样得到的数据流进行鉴相编码，一般是先对采样数据流进行边沿检测，再对采样数据流进行编码，进而得到恢复数据以及一些相位信息，把相位信息送入频率/相位调整模块，调整DAC的输出电压，将VCO的输出频率锁定在输入信号数据率的一半，这个过程就是细调，此时双环结构的作用已经完成。对于得到的恢复数据送入字节调整模块中进行调整而后输出。以上就是这种具有高锁定范围的半盲型过采样时钟数据恢复电路主要工作过程。
[0023]图3示出了当输入信号Din数据率为2Gbps时，数据的恢复情况，从图中可以看出，恢复结果比输入信号略微滞后，结果完全正确。这是本电路通过数模混合仿真得到的结果O
[0024]图4示出了当输入信号Din数据率为2Gbps时，DAC的输出结果，从图中可以看出，最终完成了频率锁定，由于DAC输出的是离散信号，所以最终锁定的时候会有个微幅震荡，对结果没有影响。
[0025]图5示出了 VCO的压控曲线图，从图中可以看出，当DAC的输出范围是O?860mv时，VCO的输出频率变化是2.02GHz?500MHz，对应的理论采样数据率为4.04Gbps?lGbps，对于本高锁定范围的半盲型过采样时钟数据恢复电路的锁定范围4Gbps-l.2Gbps而言，有充足的余量。以上仅是本发明的实例，不构成对本发明的任何限制，显然，在本发明的思想下，任何熟悉本专业的技术人员，在不脱离本发明的技术方案范围内，可利用上述揭示的技术内容对电路结构及元逻辑思想进行适当调整或优化，依据本发明的技术是指对以上实例所作的任何简单修改、等同变换与修饰，均属于本发明技术方案的范围。
【权利要求】
1.一种具有高锁定范围的半盲型过采样时钟数据恢复电路，其特征在于所述的半盲型过采样时钟数据恢复电路包括由多路平行过采样电路(11)和鉴频器FD (12)构成的接收器(I);滤波整形电路(21)、边沿检测电路(22)、数据恢复电路(23)、相位信息电路(24)、字节调整电路(25 )和频率/相位调整电路(26 )构成的数据恢复与频相控制电路(2 )，由多相位VCO电路(31)、LPF电路(32)和DAC电路(33)构成的反馈电路(3)； 鉴频器FD (12)的输入端与输入信号Din连接，输出信号up连接到频率/相位调整电路(26)的输入端,频率/相位调整电路(26)的输出端顺序通过DAC电路(33)、LPF电路(32)、多相位VCO电路(31)，最后将多相位VCO电路(31)的输出连回鉴频器FD (12)组成粗调环路；多路平行过采样电路(11)的输入端与输入信号Din连接，输出端连接滤波整形电路(21)，滤波整形电路(21)输出端连接边沿检测电路(22 )，边沿检测电路(22 )输出端的一路顺序连接相位信息电路(24 )、频率/相位调整电路(26 )、DAC电路(33 )、LPF电路(32 )、多相位VCO电路(31)，最后将多相位VCO电路(31)连回多路平行过采样电路(11)组成细调环路；另一路顺序连接数据恢复电路(23)、字节调整电路(25)完成数据恢复。
2.按照权利要求1所述的具有高锁定范围的半盲型过采样时钟数据恢复电路，其特征在于所述鉴频器电路FD (12)包括顺序连接的0触发器01、02、03、04、05以及反相器Il ；输入信号Din接触发器Dl的电平输入端,触发器Dl的信号输入端D接自身输出端,输出端Q接触发器D2的输入端D，触发器D2的输出端Q接触发器D3的输入端D，触发器D3的输出端Q接触发器D4的输入端D，触发器D4的输出端Q连接在触发器D5的电平输入端，反相器Il的输入端连接在触发器D2的输出端Q，反相器11的输出端连接在触发器D5的输入端D，最后，将时钟信号Clk连接至触发器D2、D3、D4的电平输入端。
【文档编号】H03L7/07GK103427830SQ201310343048
【公开日】2013年12月4日 申请日期:2013年8月8日 优先权日:2013年8月8日
【发明者】张长春, 高宁, 方玉明, 郭宇锋, 刘蕾蕾 申请人:南京邮电大学