信号混频电路以及相关转换器的制造方法

信号混频电路以及相关转换器的制造方法
【专利摘要】本发明实施例提供一种信号混频电路及转换器，其中信号混频电路包括：混频器模块，用于接收第一数量的输入信号与第二数量的振荡信号并产生混频信号；该混频器模块包含第三数量的混频器单元，每个混频器单元耦接至与其对应的输入信号与对应的振荡信号，以及每个该混频器单元包含：求和节点，用于通过将与其对应的输入信号与振荡信号相加以产生求和信号；电路单元，用于根据对应的振荡信号在第一状态与第二状态间进行转换，其中在第一状态下，电路单元用于为该混频信号提供驱动能力，而在该第二状态下，该电路单元停止提供该驱动能力。本发明实施例可以达到简化结构，减少DC电流的耗散，降低功率消耗，以及兼容于低功率DAC的效果。
【专利说明】信号混频电路以及相关转换器
【【技术领域】】
[0001]本发明是有关于一种信号混频电路以及相关的转换器，尤其是关于一种信号混频电路以及相关的具有低功率消耗的数模转换器。
【【背景技术】】
[0002]有线网络以及无线网络，例如移动电信网络；本地局域网；定位系统，广播系统，传感器网络(例如生物医学传感器网络)以及其他使用工业、科学和医疗(industrial, scientific and medical,简称ISM)射频段的网络,在当代生活中占据越来越重要的地位。在一网络中，当发射机需要发送信息至接收机时，该发射机对待发送的数字信息进行编码以形成数字基带信号，转换该数字基带信号至模拟基带信号，将该模拟基带信号与发射机产生的本地振荡(LO)信号进行混频处理以调制(上变频)该模拟基带信号至射频信号，以及对该已放大的射频信号执行功率放大处理，从而该射频信号可以通过网络媒介(例如天线或无线网络)得以发送。当接收机接收到该射频信号之后，其放大该接收到的射频信号，通过将该射频信号与接收机产生的本地振荡信号进行混频处理以解调(下变频)该射频信号至解调信号，从而该数字信号可以从解调信号中得到恢复。
[0003]从以上描述可以得出，信号的混频以及放大处理显得尤为关键与重要。对于发射机来说，功率放大以及信号混频将消耗大量的功率。其中功率放大处理消耗的功率最多，信号混频处理消耗的功率虽稍少但是相对而言也很大，其原因在于现在的技术中通常通过吉尔伯特混频器(Gilbert mixer)来进行信号混频处理，而该类混频器中包含大量的可消耗电流、尤其是直流(DC)电流的有源器件(例如晶体管)。而随着越来越多的网络需要运作于有限的功率以下(例如电池所提供的功率以下)，低功率以及低供电电压的需求显得尤为急迫。
[0004]对于低功率发射机来说，以无源器件来代替有源器件可以节省功率。因此，现有技术中通常通过一开关晶体管来实现改无源`器件，该开关晶体管具有栅极、漏极和源极，分别连接至LO信号，数模转换器(DAC)以及功率放大器(PA)。开关晶体管响应于LO信号的变化而打开或者关闭，DAC提供的模拟基带信号与LO信号进行混频并被送至PA以进行功率放大。但是，由于该DAC需要随着LO信号的频率驱动PA的输入，因此DAC通常需要通过电流源来驱动大的DC电流。因此，如何节省功率消耗成为现有技术中急需解决的一个课题。
【
【发明内容】
】
[0005]本发明的目的之一在于提供一种信号混频电路以及相关的转换器，以解决上述问题。
[0006]根据本发明的一实施例，提供一种信号混频电路，包含:混频器模块，用于接收第一数量的输入信号以及第二数量的振荡信号，并据此产生混频信号；该混频器模块包含第三数量的混频器单元，每个该混频器单元耦接至该第一数量的输入信号中对应的输入信号与该第二数量的振荡信号中对应的振荡信号，以及每个该混频器单元包含:求和节点，用于通过将该对应的输入信号与该对应的振荡信号相加，以产生求和信号；电路单元，用于根据该对应的振荡信号在第一状态与第二状态之间进行转换，其中在该第一状态下，该电路单元用于为该混频信号提供驱动能力，而在该第二状态下，该电路单元停止为该混频信号提供驱动能力。
[0007]根据本发明的另一实施例，提供一种转换器，耦接于一求和节点，该转换器包含:码单元，用于接收数字信号并据此产生多个控制位；多个转换器电容，共同耦接至该求和节点，每个该转换器电容用于根据该多个控制位中的一个选择性地改变该求和节点的电荷。
[0008]根据本发明的又一实施例，提供一种信号混频电路，包含:多个混频器单元，每个该混频器单元用于混频一输入信号与一振荡信号以提供一混频信号，每个该混频器单元包含:求和节点，用于通过将该对应的输入信号与该对应的振荡信号相加；晶体管，包含耦接于该求和节点的栅极与用于输出该混频信号的漏极。
[0009]本发明实施例的信号混频电路以及相关的转换器通过直接将输入信号与振荡信号于一节点处相加，以及对相加的结果信号进行截断处理，以实现信号混频功能。该种信号混频处理从而可以达到简化结构，减少DC电流的耗散，降低功率消耗，以及兼容于低功率DAC的效果。
【【专利附图】

【附图说明】】
[0010]图1所示为依据本发明一实施例的信号混频电路的电路示意图；
[0011]图2所示为依据本发明一实施例的转换器的电路示意图；
[0012]图3所示为依据本发明另一实施例的转换器的电路示意图；
[0013]图4所示是依据本发明另一实施例的信号混频电路的电路示意图；
[0014]图5所示为依据本发明再一实施例的信号混频电路的电路示意图；
[0015]图6所示为依据本发明又一实施例的信号混频电路的电路示意图。
【【具体实施方式】】
[0016]在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及后续的权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准贝U。在通篇说明书及后续的权利要求项当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在本文中应解释为包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
[0017]请参见图1，图1所示为依据本发明一实施例的信号混频电路10的示意图。举例来说，该信号混频电路10可以用于实现直接变频发射机(direct conversion transmitter,简称DCT)结构，因此信号DBp和DBm (一对差分信号输入)可分别与信号LOp和LOm进行混频，以分别转换为模拟信号VBp和VBm，并进行功率放大处理以用于发射。模拟信号VBp和VBm可以为差分信号，以及信号LOp和LOm也可以为差分信号，且差分信号彼此之间相差180度；当信号LOp交替至低电平时信号LOm转至高电平，以及当信号LOp交替至高电平时信号LOm转至低电平。如图1中的波形图所示，信号DBp (信号DBm也是一样)可以是一变化缓慢的基带输入信号流，并被转换为低频信号VBp，以及信号LOp (信号LOm也是一样)是一相对变化较快的高频脉冲信号，并周期性地在低电平与高电平之间进行转换。
[0018]信号混频电路10运作在两个电源电压Vdd和Vss之间，包含混频器模块12与两个转换器18p和18m。该转换器18p和18m用于执行数模转换,从而信号DBp和DBm信号可以分别转换为信号VBp和VBm。混频器模块12接收信号VBp和VBm作为输入信号，并接收本地振荡器(图中未示出)产生的信号LOp和LOm作为振荡信号。通过分别将信号VBp和VBm与振荡信号LOp和LOm进行混频处理，混频器模块12能提供信号No以作为混频信号。该混频器模块12包含两个混频器单元14p和14m，混频器单元14p连接至信号VBp，L0p以及节点ηΟ,混频器单元14m连接至信号VBm, LOm以及节点ηΟ。混频器模块12还包含电感LO作为无源负载，该电感LO连接于电源电压Vdd与节点ηΟ之间。
[0019]混频器单元14p与14m的功能结构是相同的，以混频器单元14p为例来进行说明，该混频器单元14p包含连接于同一个节点nip的电容Cp,电阻Rp以及电路单元16p,该节点nip为一求和节点。信号VBp相对于高频振荡信号LOp而言为一低频信号，电容Cp连接于信号LOp与节点nip之间,用于通过交流(AC)稱合效应延迟信号LOp至节点nip,电阻Rp连接于信号VBp与节点nip之间，用于延迟信号VBp至节点nip并抑制信号DBp转换至信号VBp时的AC耦合效应。因此，该变换缓慢的信号VBp可以提供类似于DC电流的偏置效应至节点nip以在节点nip处引导(bootstrap)该相对变换较快的信号LOp。也就是说,节点nip通过将VBp叠加(ride on)于信号LOp上而对信号VBp与信号LOp进行求和以产生信号VSp。电阻Rp提供低通特性以准许低频信号DBp的通过，以及电容Cp提供高通特性以准许高频信号LOp的通过。
[0020]基于求和信号VSp,电路单兀16p用于响应于信号VSp的变化在第一状态与第二状态之间进行转换。在第一状态下，电路单元16p响应于信号VSp而导通电流Ip以提供对信号Vo的驱动能力，而在第二状态下，电路单元16p停止对电流Ip的导通从而停止提供对信号Vo的驱动。在图1所示的实施例中，电路单元16p包含晶体管Mp(例如η沟道金属氧化物半导体MOS晶体管)，该晶体管Mp具有栅极、漏极以及源极，分别连接于节点nlp，ηΟ以及电源电压Vss。因此，电路单元16p根据信号VSp是否大于截止电路Voff (例如晶体管Mp的阈值电路)作出响应以在第一状态与第二状态之间进行转换，从而信号混频处理得以完成。而结合电感L0，晶体管Mp还可以兼具功率放大器的跨导单元的功能，从而电压信号VSp转移至电流Ip以用于功率放大。
[0021]如图1的信号VSp的波形图所示，通过设置混频器单元14p如上可使得当信号LOp转换至高电平时，信号VBp通过信号LOp升至大于电压Voff，而当信号LOp转换至低电平时，信号VBp通过信号LOp降至低于电压Voff。因此，当信号VBp大于电压Voff而位于上半部分时，电路单元16p响应于该信号VBp而驱动电流Ip，而在信号VBp低于电压Voff而处于下半部分时，电路单元16p则不驱动电流Ip。从而，电流Ip的波形图呈现了信号混频处理结果波形图的一半，且该半部分结果由信号VBp大于电压Voff的上半部分构成。
[0022]而在信号VBp处于低于电压Voff的下半部分时，电路单元16m互补性地响应信号VBm由信号LOm产生的上半部分而驱动电流Im。与混频器单元14p类似，混频器单元14m包含电容Cm，电阻Rm以及电路单元16m，以及该电路单元16m包含晶体管Mm以响应信号VSm,该信号VSm为节点nlm对信号LOm与VBm进行求和而产生的求和信号。因此，电流Ip互补性地呈现了信号混频处理结果的另一半，该半部分结果由信号VBm的大于电压Voff的上半部分构成。接着，电流Ip与Im在节点ηΟ处结合以经过一电容CO在电阻RO处产生信号Vo，该信号No以信号LOp的频率振荡，且其振幅由信号VBp形成的包络予以限定。也就是说，信号Vo反映了信号VBp与信号LOp的混频结果，亦即转换信号VBp的频带至信号LOp的频带。电阻RO的阻值可以为一天线的有效电阻值，例如50欧姆(ohms)。
[0023]由于混频器单元14p (与混频器单元14m)可以通过信号求和以及信号截断(truncation)来实现功率放大以及信号混频的功能，而无需额外的有源器件(例如晶体管)以用于信号混频，因此其功率消耗也会得以降低。此外，其外围的转换器18p与18m也可以设计为低功率消耗。以转换器18p为例来进行说明，由于转换器18p产生的转换器信号VBp为低频信号，晶体管Mp的栅极呈现为一高阻抗连接于转换器18p，因此转换器18p仅需很小的驱动能力来产生信号VBp。而由于转换器18p并不需要强驱动能力，因此该转换器18p并不需要具有较大功率消耗的电流源。
[0024]接下来请参见图2，图2所示为依据本发明一实施例的转换器18A的示意图。在本发明实施例中，转换器18A (例如DAC)与混频器单元14协同工作，该混频器单元14可以是一个完整的混频器模块的一部分，为了更简洁的说明，该整个的混频器模块并未在图2 (以及下述的图3)中完全示出。举例来说，该混频器单元14可以为图1中的混频器单元14p或14m，以及转换器18A可以是图1中的转换器18p或18m。该转换器18A转换数字输入信号DB (例如信号DBp或DBm)至模拟信号VB (例如信号VBp或VBm)，并通过节点nv输入至混频器单元14中。与混频器单元14p和14m类似，该混频器单元14包含电容Ci，两个电阻Ra与Rb以及电路单元16，其中电容Ci用于在节点nli通过AC耦合效应延迟高频率信号L0,电阻Ra与Rb用于通过低通效应延迟低频信号VB至节点nli，以及电路单元16通过晶体管M予以实现，用于响应于求和信号VS以提供功率放大与信号混频的功能，该求和信号VS为在节点nli对信号LO与VB进行求和而产生的信号。
[0025]转换器18A包含码单元19A，多个缓冲器B [I]-B [N]作为转换器缓冲器，以及多个电容Ca[l]-Ca[N]以作为转换器电容。其中码单元19A接收数字输入信号DB并作为响应产生多个控制位d[l]-d[N]。举例来说，码单元19A用于解码数字输入信号DB的数字信号值以产生对应的温度计码(thermometer code),而该温度计码的多个二进制位则分别为上述控制位d[l]-d[N]。每一缓冲器BF[n] (η为1-N中的数值)连接于控制位d[n]与电容Ca [η]之间，以用于作为响应于控制位d[n]而提供电荷至电容Ca[n]。举例来说，缓冲器BF[η]可以设置为当控制位d[n]等于第一逻辑值时，以一固定值的电荷对电容Ca[n]进行充电，并当控制位d[n]等于第二逻辑值时，对电容Ca[n]进行放电，其中该第二逻辑值不等于该第一逻辑值。每个电容Ca[n]通过节点nv连接在缓冲器BF[η]与节点nli之间，由于缓冲器根据控制位d[n]选择性地为电容Ca[n]提供电荷，电容Ca[n]因此选择性地改变节点nli的电荷位。经由所有电容Ca[l]-Ca[N]整体提供的总电荷，模拟电压信号VB得以产生。举例来说，为了转换具有更大数字值的数字信号DB，码单元19A将解码产生更多的数字位d[l]-d[N]为第一逻辑值，以及需要更多的缓冲器BF[1]-BF[N]提供电荷以积累产生具有更高电位的信号VB。
[0026]由于节点nv与nli处呈现的高阻抗，转换器18A仅需要小电流来产生信号VB，因此通过提供电荷来合成电压信号VB成为可能。也就是说，基于低功率数模转换的使用，混频器单元14能有利于节省更多的功率。此外，转换器18A的每一个缓冲器BF[n]可以通过反相器来实现，从而使得缓冲器BF[n]仅需消耗很小量的瞬态功率而不是很大量的DC功率，进而也不会影响到功率的节省。
[0027]请参见图3，图3所示为依据本发明另一实施例的转换器18B的示意图。与图2中所示的转换器18A类似，该转换器18B (例如DAC)同样可以结合混频器单元14 一起运作，该混频器单元14可以是图1中所示的混频器单元14p或14m，以及转换器18B可以为图1中所示的转换器18p或18m。转换器18B转换数字输入信号DB (例如信号DBp或DBm)至模拟信号VB (例如信号VBp或VBm)，以通过节点nv将该转换后的模拟信号输入至混频器单元14中。
[0028]转换器18B包括码单元19B、通过多个开关S[1]_S[N]与多个电容Cb[I]-Cb[N]形成的开关电容阵列。其中码单元19B接收数字输入信号DB并作为响应产生多个控制位b[l]_b[N]。举例来说，该码单元19B用于解码每一个数字输入信号DB的数字信号值以产生相关的温度计码，而该温度计码的多个二进制位分别作为上述控制位b[l]-b[N]。每一开关S[n] (η为1-N中的数值)可以通过一晶体管来实现，该晶体管具有栅极、源极以及漏极，分别连接至控制位b [η]、电源电压Vss以及电容Cb[n]的一端,而该电容Cb [η]的另一端则连接至节点nv。开关S[n]用于响应于控制位b[η]，选择性地导通电容Cb[η]至电源电压Vss的路径。举例来说，当控制位b[n]等于第一逻辑值时，开关S [η]的晶体管导通以导通电容Cb[n]的一端至电源电压Vss,从而电容Cb[n]可以提供电荷至节点nli ;而当控制位b[n]等于第二逻辑值时，开关S[n]的晶体管关闭以关断电容Cb[n]的一端至电源电压Vss之间的导通，从而Cb[n]不能够提供电荷至节点nli。因此，每一电容Cb[n]可以根据控制位b [η]选择性选择性地改变节点nli的电荷位。
[0029]因此，转换器18B相当于一开关电容分压器。经由开关S[1]_S[N]与电容Cb[I]-Cb[N]的运作，信号VB得以根据控制位b[l]-b[N]而产生，该控制位b[I]-b[N]可以控制电容Cb[l]-Cb[N]提供给节点nli的电荷的数量。举例来说，为了转换具有更大数值的数字信号DB，码单元19A将解码更多的数字位d[I]-d[N]至第一逻辑值，因此需要更多的电容Cb[l]-Cb[N]以提供电荷至节点nli，从而节点nli可以呈现和维持具有更高电位的信号VB。
[0030]由于晶体管M的栅极结合电阻Rb具有高阻抗，因而混频器单元14可以在节点nv(也就是节点nli)为低频信号VB提供高阻抗，以及节点nli的电荷可以通过信号LO得以提供以及通过电容Ci得以维持，因此转换器18B无需具有强驱动能力来产生信号VB(以及信号VS)。因此，转换器18B可以通过具有无源特性的开关电容阵列来实现以更多地降低功率消耗。此外，电阻Ra还具有低通过滤功能以抑制节点nli至节点nv的AC耦合效应，因此还能阻止信号VB产生振荡干扰。
[0031]请参见图4，图4所示是依据本发明另一实施例的信号混频电路20的示意图。如图4所示，该信号混频电路20包含一混频器模块22。该混频器模块22运作在电源电压Vdd与Vss之间，且包含:混频器单元24a-24h，两个电感LOa与LOb以作为负载，电容COa与⑶b，以及不平衡变压器29。该混频器模块22用于接收信号VBpi，VBmi，VBpq以及VBmq以作为输入信号(例如基带信号)，接收信号LOpi，LOmi，LOpq以及LOmq作为振荡信号(例如LO信号)，并据此在节点nOa与nOb之间产生混频信号。电感LOa连接在节点nOa与电源电压Vdd之间，以及电感LOb连接在节点nOb与电源电压Vdd之间。不平衡变压器29经由电容COa与COb连接在节点nOa与nOb。
[0032]混频器单元24a-24h分别在节点nl_n8通过电容C1-C8连接至信号LOpi，LOmi，LOmi, LOpi, LOpq, LOmq, LOmq 以及 LOpq,以及分别在节点 nvl_nv8 通过电容 Ceql_Ceq8 连接至信号 VBpi，VBmi，VBpi，VBmi，VBpq, VBmq, VBpq 以及 VBmq，从而信号 LOpi，LOmi，LOmi，LOpi, LOpq, LOmq, LOmq 以及 LOpq 能够分别在节点 η 1-η 8 与信号 VBpi, VBmi, VBpi, VBmi,VBpq, VBmq, VBpq以及VBmq进行求和处理。电容Ceql_Ceq8分别为对应的DAC (图中未示出)的等效输出电容，例如，每一个电容Ceql-Ceq8的电容值等效于对应的DAC中的电容Ca [I]-Ca [N](图2所示)或电容Cb [I]-Cb [N](如图3所示)的电容值。
[0033]在混频器模块22中，每一混频器单元24x (X为a_h中的数值)还包含电阻Ra# (#为1-8内的数值)，连接在节点n#与节点nv#之间，电阻Rb#，连接在节点nv#与电源电压Vss之间，以及电路单元26x，用于接收节点n#处的求和信号并据此在第一状态与第二状态之间进行转换。在第一状态下，电路单元26x响应于求和信号以提供对信号Vo的驱动能力(例如电流驱动能力)，而在第二状态下，电路单元26x停止提供该驱动能力。由于在连接至节点nOa的电路单元26a,26b,26e与26f对信号Vo提供上拉电流(pulling current)的同时，电路单元26c, 26d, 26g与26h也连接至节点nOb以对信号Vo提供推送电流(pushingcurrent),因此经由不平衡变压器29后而产生的差分信号Vo在横跨过电阻RO后将转换为单端信号，该电阻RO例如可以是一天线的等效电阻，阻值例如为50欧姆。每一电路单元26x可以通过一晶体管M# (例如η沟道MOS晶体管)来实现，该晶体管M#还具备共源极功率放大器的跨导体单元的功能。晶体管Μ1-Μ8彼此是相同的，电容C1-C8彼此是相同的，电阻Ral-Ra8彼此是相同的，以及电阻Rbl_Rb8彼此也是相同的。
[0034]信号VBpi与VBmi为差分信号，信号LOpi与LOmi也为差分信号。因此，混频器单元24a-24d组合形成了双平衡混频器架构，可通过振荡信号LOpi以对信号VBpi进行混频处理。类似的，信号VBpq与VBmq可以为差分信号,信号LOpq与LOmq也可以为差分信号。混频器24e_24h因此形成了另一个双平衡混频器架构，可通过振荡信号LOpq以对信号VBpq进行混频处理。此外，信号LOpi与LOpq可相差90度的相位，信号LOmi与LOmq也可相差90度的相位。也就是说，信号VBpi，VBmi，VBpq以及VBmq可以分别作为正极同相输入信号、负极同相输入信号，正极正交相输入信号以及负极正交相输入信号，以及信号LOpi, LOmi,KOpq以及LOmq可以分别作为正极同相振荡信号、负极同相振荡信号，正极正交相振荡信号以及负极正交相振荡信号。因此，分别嵌入至信号VBpi与VBpq中的不同信息可以分别调制为同相信号和正交信号，并通过混频器模块20组合为一个信号No，该混频器模块20中集成了混频器单元24a-24d以及24e-24h。
[0035]请参见图5，图5所示为依据本发明再一实施例的信号混频电路30的示意图。该信号混频电路30包含转换器38 (例如DAC)，缓冲器BF (例如反相器)以及混频器模块32。该混频器模块32运作于电源电压Vdd与Vss之间，并包含作为无源负载的电感LO以及混频器单元34。该混频器单元34包含电容Ci，电阻Ra以及电路单元36，该电路单元36可以通过一晶体管M (例如η沟道MOS晶体管)予以实现，且该晶体管M具有栅极、源极和源极，分别连接至节点nli,节点nlo,以及电源电压Vss。电感LO连接在节点nlo与电源电压Vdd之间。电容Ci连接在节点nli与缓冲器BF之间。电阻Ra连接在节点nli与转换器38之间。
[0036]在信号混频电路30中，缓冲器BF经由电容Ci通过AC耦合效应驱动高频信号Sp，以将信号Sp输入至节点nli。转换器38提供相对低频的模拟信号Sa，该模拟信号Sa经由低通的电阻Ra输入至节点nli。信号Sa因此与信号Sp在节点nli处相叠加以形成信号VS0电路单元36接收该信号VS并根据信号VS是否大于一截止电压(图中未示出)而在导通状态与不导通状态之间进行选择。当电路单元36导通时，其响应于信号VS以提供对电感LO的驱动能力，因此电压信号Sop可以通过电感LO产生并输出至节点nlo以作为一混频信号。
[0037]除了频率变换(例如上变频)之外，本发明实施例的信号混频电路还可以用于实现AM-PM联合功率放大器。图5所不便为这样的实施例。振荡在一固定频率的信号Sp可以用于携带一定的相位信息。如图5所示，在时间间隔Tl期间，信号Sp通过维持在第一相位以携带相位信息的第一部分，而在接下来的时间间隔T2期间，信号Sp转换至第二相位以携带相位信息的第二部分。举例来说，第二相位可以与第一相位相差180度，从而相位信息的第二部分不同于第一部分。此外，信号Sa可以通过改变幅度以携带信息。通过将信号Sp与Sa混频为信号Sop，混频器单元34将信号Sp与Sa携带的信息嵌入至信号Sop的相位及幅度中。也就是说，通过信号Sp与Sa分别携带PM信息与AM信息，混频信号Sop为一 AM-PM混合信号，而混频器单元32则可以充当为一极坐标发射机(polar transmitter)。
[0038]信号Sop的星座图同样可参见图5。从时间点tl，tm至t2，信号Sp的相位经历了180度的转变，以及信号Sa的幅度逐渐从数值Al变化至零，最后再变化回数值Al，从而在星座图上，信号Sop将经历从点pi至点p2的轨道。
[0039]请参见图6，图6所示为依据本发明又一实施例的信号混频电路40的示意图。信号混频电路40运作于电源电压Vdd与Vss之间，包含转换器(例如DAC) 48p与48m，作为负载的电感L0，跨导单元50p与50m，以及混频器模块42。其中混频器模块42包含混频器单元44p与44m。混频器单元44p与44m的功能结构与前述实施例相同。混频器单元44p包含电阻Rpi与RLp，电容CBp，缓冲器BFp (例如反相器)，以及电路单元46p。该电路单元46p包含一跟随器52p (例如源极跟随器)以及开关54p作为混频开关。类似地，混频器单元44m包含电阻Rmi与RLm，电容CBm，缓冲器BFm，以及包含跟随器52m与开关54m的电路单兀46m。
[0040]经由数模转换处理，转换器48p与48m分别根据信号DBp与DBm(例如两个基带数字输入信号)产生信号VBp与VBm。混频器模块42接收信号VBp与VBm作为输入信号，同时还接收信号LOp与LOm(例如在高电平与低电平之间切换的两个差分振荡信号)，据此，混频器模块42产生信号VMp与VMm以作为混频信号。电感LO与跨导单元50p与50m形成了差分功率放大器，以用于放大信号VMp与VMm之间的差值。
[0041]在混频器单元44p中，信号VBp通过电阻Rpi与节点y2p连接。缓冲器BFp根据信号LOp的反相信号驱动跟随器52p。由于信号LOp的反相信号同时还通过电容CBp连接至节点y2p，节点y2p将信号VBp与一额外的电平VL0/2相叠加，该额外的电平VL0/2由电容CBp的引导而产生。参见图6中所示的波形图，信号LOp的振幅为VL0，电容CBp累积信号LOp中的DC成分，从而维持电荷以支撑节点y2p与yip之间的电平值为VL0/2的电压差。信号LOp与VBp因此在节点y2p处与电平值VL0/2相加，从而节点y2p处的信号VSp将以信号LOp的频率进行振荡，以及其振幅位于信号VSpU(t)的上包络与信号VSpD(t)的下包络之间。若将信号VBp表示为DC电平Vdc与AC信号Vac (t)的和，信号VSpU(t)与VSpD (t)可以分别表达为:VSpU (t) =Vdc+VL0/2+Vac (t) ;VSpD (t) =Vdc_VL0/2+Vac (t)，如图6中所示。
[0042]跟随器52p具有一跟随器输入端，偏置端以及跟随器输出端，分别在节点y2p，ylp以及y3p处连接至信号VSp，信号LOp的反相以及开关54p。跟随器52p可以通过一晶体管Ep (例如η沟道MOS晶体管)来实现，该晶体管Ep具有栅极、漏极以及源极，分别耦接至节点y2p，yip以及y3p。因此，跟随器52p具有使其跟随器输出端的信号追踪其跟随器输入端的信号的功能，该两个信号之间相差一个偏置电平，该偏置电平与晶体管Ep的阈值电压电平相关。 [0043]开关54p稱接在节点y3p与电源电压Vss的预定DC电位之间,用于当信号LOp位于高电平时导通节点y3p至电源电压Vss，以及当信号LOp位于低电平时关闭该导通。开关54p可以通过晶体管Msp (例如η沟道MOS晶体管)来实现,该晶体管Msp的栅极、漏极以及源极分别耦接至信号LOp，节点y3p以及电源电压Vss。
[0044]通过跟随器52p与开关54p的协作，信号VMp可以经由电阻RLp而产生，该电阻RLp耦接于节点y3p与电源电压Nss之间。当信号LOp为高电平时，信号VSp摆动至最低振幅，即信号VSpD (t)的下包络，节点y3p通过开关54p导通至电源电压Nss,从而信号VMp维持在电源电压Vss的电平。而当信号LOp位于低电平时，开关54p的晶体管MSp关断，因此节点y3p处的电压离开跟随器52p的控制，由于当信号LOp位于低电平时，信号VSp摆动至其最高振幅，即信号VSpU(t)的上包络，信号VMp将等于信号VSpU(t)减去偏置电平Vth。类似地，信号 VMp 可以表示为 VMp (t)= (VSpU (t)-Vth) *Gp(t) = { (Vdc+VLO/2-Vth)+￥&(:(0}*6?(0，其中信号6?(0为选通信号，当信号LOp位于低电平时Gp(t)等于1，而当LOp位于高电平时Gp (t)等于O。需要注意的是，电容CBp提供的电平VL0/2可用于对跟随器52p引起的相对偏置电平Vth进行补偿。
[0045]与混频器单元44p类似,混频器单元44m用于在节点y2m处对信号VBm与信号LOm的反相信号以及一额外的DC电平VL0/2进行求和，并产生一组合信号输入至跟随器52m中，其中该额外的DC电平VL0/2由电容CBm提供，该跟随器通过一晶体管Em (例如一与晶体管Ep相同的晶体管)予以实现。当信号LOm位于高电平时，开关54m导通节点y3m至电源电压Vss,因此信号VMm与电源电压Vss的电平相等,该开关54m可以通过晶体管Msm(例如一与晶体管Msp相同的晶体管)。而当信号LOm位于低电平时,开关54m停止导通,从而缓冲器BFm通过跟随器52m驱动信号VMm。
[0046]在信号混频电路40中，信号LOp与LOm可以为差分信号。信号VBm与VBp同样可以为差分信号，例如，信号VBm可以表示为VBm (t) =Vdc-Vac (t)，而信号VMm则可以表示为VMm (t) = (Vdc+VL0/2-Vth-Vac (t) )*Gm(t)，其中信号 Gm ⑴为另一选通信号，且 Gm (t)表示为Gm (t) =1-Gp (t)。因此,分别通过结构相似的晶体管Mp与Mm实现的跨导单元50p与50m可以根据信号VMp与VMm联合起来对节点y4进行驱动，从而节点y4处的信号可以反映信号Vac⑴与LOp⑴混频效应。
[0047]由于晶体管Ep和Em的栅极可提供高阻抗连接至转换器48p与48m的接口，因此转换器48p与48m无需具备高驱动能力来驱动信号VSp和VSm，从而转换器48p与48m可以通过图2及图3中所示的低功率转换器18A和18B予以实现。信号混频电路40还可以扩展为实现双平衡信号混频和/或1-Q (同相与正交相)信号混频电路，例如图4所示的信号混频电路20。
[0048]综上，本发明实施例通过直接将输入信号与振荡信号于一节点处相加，以及对相加的结果信号进行截断(truncating)处理，以实现信号混频功能。该种信号混频处理从而可以达到简化结构，减少DC电流的耗散，降低功率消耗，以及兼容于低功率DAC的效果。
[0049]虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，本领域任何技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视本发明的权利要求书所界定的范围为准。
【权利要求】
1.一种信号混频电路，其特征在于，包含: 混频器模块，用于接收第一数量的输入信号以及第二数量的振荡信号，并据此产生混频信号；该混频器模块包含第三数量的混频器单元，每个该混频器单元耦接至该第一数量的输入信号中对应的输入信号与该第二数量的振荡信号中对应的振荡信号，以及每个该混频器单元包含: 求和节点，用于通过将该对应的输入信号与该对应的振荡信号相加，以产生求和信号; 电路单元，用于根据该对应的振荡信号在第一状态与第二状态之间进行转换，其中在该第一状态下，该电路单元用于为该混频信号提供驱动能力，而在该第二状态下，该电路单元停止为该混频信号提供驱动能力。
2.如权利要求1所述的信号混频电路，其特征在于，该求和节点通过将该对应的输入信号叠加于该对应的振荡信号以实现该对应的输入信号与该对应的振荡信号的相加。
3.如权利要求1所述的信号混频电路，其特征在于，每个该混频器单元还包含: 耦接在该对应的振荡信号与该求和节点之间的电容，以用于提供交流耦合效应。
4.如权利要求1所述的信号混频电路，其特征在于，每个该混频器单元还包含: 耦接在该对应的输入信号与该求和节点之间的电阻，用于抑制从该对应的振荡信号至该对应的输入信号的交流耦合效应。
5.如权利要求1所述的信号混频电路，其特征在于: 该第一数量的输入信号包含互为差分信号的第一输入信号和第二输入信号，该第二数量的振荡信号包含互为差分信号的第一振荡信号和第二振荡信号；以及 该混频器模块还包含负载，耦接于该第三数量的混频器单元中与其对应的两个混频器单兀，其中该对应的两个混频器单兀中的一个稱接于该第一输入信号和该第一振荡信号，以及该对应的两个混频器单元中的另一个耦接于该第二输入信号和该第二振荡信号。
6.如权利要求1所述的信号混频电路，其特征在于: 该第一数量的输入信号包含第一输入信号和第二输入信号，该第二数量的振荡信号包含第一振荡信号和第二振荡信号，该第一振荡信号和该第二振荡信号之间具有90度的相位差；以及 该混频器模块还包含负载，耦接于该第三数量的混频器单元中与其对应的两个混频器单兀，其中该对应的两个混频器单兀中的一个稱接于该第一输入信号和该第一振荡信号，以及该对应的两个混频器单元中的另一个耦接于该第二输入信号和该第二振荡信号。
7.如权利要求1所述的信号混频电路，其特征在于: 该第一数量的输入信号包含第一输入信号，该第二数量的振荡信号包含互为差分信号的第一振荡信号和第二振荡信号；以及 该混频器模块还包含负载，耦接于该第三数量的混频器单元中与其对应的两个混频器单兀，其中该对应的两个混频器单兀中的一个稱接于该第一输入信号和该第一振荡信号，以及该对应的两个混频器单元中的另一个耦接于该第一输入信号和该第二振荡信号。
8.如权利要求1所述的信号混频电路，其特征在于，该混频器模块还包含第四数量的负载，该第三数量的混频器单元中的每一个还耦接于该第四数量的负载中与其对应的负载，以及每个该混频器单元中的该电路单元包含:晶体管，其栅极和漏极分别耦接至该求和节点和该与其对应的负载。
9.如权利要求1所述的信号混频电路，其特征在于，该混频器电路还包含: 第五数量的转换器，每个该转换器用于根据对应的数字输入信号提供该第一数量的输入信号中对应的输入信号至该第三数量的混频器单元中对应的混频器单元，每个该转换器包含: 多个转换器电容，共同耦接至该对应的混频器单元的求和节点，用于根据该对应的数字输入信号选择性地改变该求 和节点的电荷。
10.如权利要求9所述的信号混频电路，其特征在于，每个该转换器还包含: 多个转换器开关，每个该转换器开关用于根据该对应的数字输入信号选择性地导通该多个转换器电容中的一个至预定的电平，以提供电荷至该求和节点。
11.如权利要求9所述的信号混频电路，其特征在于，每个该转换器开关还包含: 多个转换器缓冲器，每个该转换器缓冲器用于根据该对应的数字输入信号选择性地提供电荷至该多个转换器电容中的一个。
12.如权利要求1所述的信号混频电路，其特征在于，每个该振荡信号携带一相位调制PM信息，每个该输入信号携带一幅度调制AM信息，以及该混频信号为AM-PM混合信号。
13.如权利要求1所述的信号混频电路，其特征在于，该电路单元用于根据该求和信号是否大于一截止电平在该第一状态与该第二状态之间进行转换。
14.如权利要求1所述的信号混频电路，其特征在于，该电路单元包含: 跟随器，包含偏置端、跟随器输入端与跟随器输出端，该偏置端与跟随器输入端分别耦接至与其相应的该振荡信号与对应的该求和节点；以及 混频开关，耦接于该跟随器输出端与一预定电平之间，用于在该第二状态下导通该跟随器输出端至该预定电平，并在该第一状态下停止导通该跟随器输出端至该预定电平。
15.—种转换器,其特征在于,稱接于一求和节点,该转换器包含: 码单元，用于接收数字信号并据此产生多个控制位； 多个转换器电容，共同耦接至该求和节点，每个该转换器电容用于根据该多个控制位中的一个选择性地改变该求和节点的电荷。
16.如权利要求15所述的转换器，其特征在于，该转换器还包含: 多个转换器开关，每个该转换器开关用于根据该多个控制位中的一个选择性地导通该多个转换器电容中的一个至一预定电平，以为该求和节点提供电荷。
17.如权利要求15所述的转换器，其特征在于，该转换器还包含: 多个转换器缓冲器，每个该转换器缓冲器用于根据该多个控制位中的一个选择性地提供电荷至该多个转换器电容中的一个。
18.一种信号混频电路，其特征在于，包含: 多个混频器单元，每个该混频器单元用于混频一输入信号与一振荡信号以提供一混频信号，每个该混频器单元包含: 求和节点，用于通过将该对应的输入信号与该对应的振荡信号相加； 晶体管，包含耦接于该求和节点的栅极与用于输出该混频信号的漏极。
19.如权利要求18所述的信号混频电路，其特征在于，每个该混频器单元还包含: 耦接于该输入信号与该求和节点之间的电阻。
20.如权利要求18所述的信号混频电路，其特征在于，每个该混频器单元还包含:耦接于该振荡信号与该求和`节点之间的电容。
【文档编号】H03D7/14GK103684267SQ201310404755
【公开日】2014年3月26日 申请日期:2013年9月9日 优先权日:2012年9月11日
【发明者】邱威豪, 林昂生 申请人:联发科技股份有限公司