一种支持多值逻辑的四稳态rs触发器的制造方法
【专利摘要】本发明涉及一种支持多值逻辑的四稳态RS触发器，属于数字电路【技术领域】。具体包括四个与非门G1、G2、G3和G4，两个反向门G5和G6。其中，G1、G2、G3、G4分别包括两个输入端和一输出端，G5和G6分别包括一个输入端和一个输出端。四稳态RS触发器的两个输入为S、R，两个输出为Q、N，即分别为G1和G2的输出；能获得00、01、10、11四种能够持续保持的状态，能用于构建基于数字电路多值逻辑的分子计算机。
【专利说明】一种支持多值逻辑的四稳态RS触发器
【技术领域】
[0001]本发明涉及一种支持多值逻辑的四稳态RS触发器，属于数字电路【技术领域】。
【背景技术】
[0002]分子计算是基于多值逻辑的，而四稳态RS触发器是构建基于数字逻辑电路的分子计算的基础部件之一。分子计算以缄基(A、T、C、G)编码的DNA为“数据”，以DNA生化反应为“运算”，反应前的DNA作为问题的“输入”，反应后DNA为“输出”，经多项式时间“运算”，
最终获得并读出“答案”。
[0003]分子计算是一种基于空间的处理模式，它通过高效的信息编码和巨大的并行存储及处理系统，能同时生成、处理和存储指数个数据，实现指数的加速计算和时空复杂性转换。
[0004]分子计算的编码中的A，T, G, C可以通过用两位二进制来表示四种状态，00表示空状态，01表示O状态，10表示I状态，11即包含01也包含10。
[0005]DNA作为信息的载体，存储容量是非常大的，但是容器中DNA存在不可控性，且DNA链使用后不可复用等劣势。利用集成电路技术的形式来实现DNA计算的结构，从而很好地结合二者的优点，实现一个新的体系结构。
[0006]目前基本的RS触发器只能获得01，10两种稳定态，无法获得稳定的11和00状态，为了获得稳定的00，10，10和11同时能够进行保存，特发明次支持多值逻辑的四稳态RS触发器。
【发明内容】
[0007]本发明的目的是为解决现有RS触发器不能获得11状态的问题，提出一种支持多值逻辑的四稳态RS触发器，能获取00，01，10, 11三种稳定状态。
[0008]一种支持多值逻辑的四稳态RS触发器，包括四个与非门Gl、G2、G3和G4，两个反向门G5和G6。其中，G1、G2、G3、G4分别包括两个输入端和一输出端，G5和G6分别包括一个输入端和一个输出端。四稳态RS触发器的两个输入为S、R，两个输出为Q、N，即分别为Gl和G2的输出。
[0009]组成部分间的连接关系为:G5的输入端接S，G6的输入端接R，G3的两个输入端的输入分别为Q和R，G4的两个输入端分别N和S，Gl的两个输入端分别连接G4和G5的输出端，G2的两个输入端分别连接G3和G6的输出端，Gl的输出端为Q，G2的输出端N。
[0010]所述G5和G6的作用为取反态。
[0011]当四稳态RS触发器的两个输入S、R为不同逻辑电平时，两个输出端Q和N为两种互补的稳定状态，即Q和N分别输出01和10，或者分别输出10和01。所述稳定状态的含义为不受外界干扰而变化，一旦输出既能持续保持的状态。
[0012]当四稳态RS触发器的两个输入S、R均为高电平时，触发器状态为11。
[0013]当四稳态RS触发器的两个输入S、R均为低电平时，触发器输出端Q和N均为00，且能持续保持。
[0014]所述的四稳态RS触发器能够获得稳定的00，01，10和11四种状态。
[0015]所述的四稳态RS触发器，其特征方程为:
[0016]Qn+1 = S
[0017]Nn+1 = R
[0018]其中，Qn+1和Nn+1分别表示第n+1时刻的输出端状态。
[0019]有益效果
[0020]本发明的四稳态RS触发器能获得00、01、10、11四种能够持续保持的状态，能用于构建基于数字电路多值逻辑的分子计算机。
【专利附图】
【附图说明】
[0021]图1为本发明的四稳态RS触发器的逻辑符号图；
[0022]图2为本发明的四稳态RS触发器的电路图；
[0023]图3为【具体实施方式】中四稳态RS触发器的仿真图。
【具体实施方式】
[0024]下面结合附图和实施例，对本
【发明内容】
进行进一步说明。
[0025]本发明的四稳态RS触发器的逻辑符号如图1所示，其内部电路如图2所示，G5的输入端接S，G6的输入端接R，G3的两个输入端的输入分别为Q和R，G4的两个输入端分别N和S，Gl的两个输入端分别连接G4和G5的输出端，G2的两个输入端分别连接G3和G6的输出端，Gl的输出端为Q，G2的输出端N。
[0026]所述Gl的两个输入端分别为al、bl,—输出端为Q,
[0027]所述G2包括两个输入端a2、b2和一输出端N,
[0028]所述G3包括两个输入端a3、b3和一个输出端a5,
[0029]所述G4包括两个输入端a4、b4和一个输出端a6,
[0030]所述G5包括输入端S和一个输出端a7。
[0031]所述G6包括个输入端R和一个输出端a8。
[0032]连接关系为:a3连接Q，a4连接N，b3连接R，b4连接S ；a5连接b2，a6连接bl ；al连接a7，a2连接a8。
[0033]当S=0，R=O时，触发器的状态为00，即Q=0，N=O0此时经过G5和G6取反后得al和a2均为1，经过G3和G4与非门后bl和b2也都为I，故触发器状态为00。
[0034]当S=1，R=1时，触发器的状态为11，即Q=l，N=l。此时经过G5和G6取反后得al和a2均为0，不论Q和N状态为多少，均得到Q和N都为I。
[0035]当S=0，R=I时，触发器的状态为01，即Q=0，N=I。此时经过G5取反后得al为1，经过G4门得bl为I,故Q为O,经过G6取反后得a2为O,故N为I。
[0036]当S=l，R=O时，触发器的状态为10，即Q=l，N=0。此时经过G5取反后得al为0，故Q为I,经过G6取反后得a2为I,经G3取反后的b2为O,故N为O。
[0037]仿真结果见图3，说明此四稳态RS触发器具有稳定的00、01、10和11四态。
[0038]其真值表为:[0039]
【权利要求】
1.一种支持多值逻辑的四稳态RS触发器，其特征在于:包括四个与非门Gl、G2、G3和G4，两个反向门G5和G6 ;其中，G1、G2、G3、G4分别包括两个输入端和一输出端，G5和G6分别包括一个输入端和一个输出端；四稳态RS触发器的两个输入为S、R,两个输出为Q、N,分别为Gl和G2的输出； 组成部分间的连接关系为:G5的输入端接S，G6的输入端接R，G3的两个输入端的输入分别为Q和R，G4的两个输入端分别N和S，Gl的两个输入端分别连接G4和G5的输出端，G2的两个输入端分别连接G3和G6的输出端，Gl的输出端为Q，G2的输出端N ； 所述G5和G6的作用为取反态； 当四稳态RS触发器的两个输入S、R为不同逻辑电平时，两个输出端Q和N为两种互补的稳定状态，即Q和N分别输出Ol和10，或者分别输出10和01 ; 当四稳态RS触发器的两个输入S、R均为高电平时，触发器状态为11 ； 当四稳态RS触发器的两个输入S、R均为低电平时，触发器输出端Q和N均为00，且能持续保持； 所述的四稳态RS触发器，其特征方程为:
Qn+1 = S
Nn+1 = R 其中，Qn+1和Nn+1分别表不第n+1时刻的输出端状态。
2.根据权利要求1所述的一种支持多值逻辑的四稳态RS触发器，其特征在于:所述稳定状态的含义为不受外界干扰而变化，一旦输出既能持续保持的状态。`
3.根据权利要求1所述的一种支持多值逻辑的四稳态RS触发器，其特征在于:所述的四稳态RS触发器能够获得稳定的00，01，10和11四种状态。
【文档编号】H03K3/02GK103716016SQ201310741770
【公开日】2014年4月9日 申请日期:2013年12月27日 优先权日:2013年12月27日
【发明者】李艳梅, 马天宝, 任会兰, 宁建国, 余文 申请人:北京理工大学