专利名称：一种irig-b码解码器的制作方法
技术领域：
本实用新型属于电子通信技术领域，特别是指一种解码器，尤其是一种IRIG-B码解码器。
背景技术：
IRIG (Inter-Range Instrumentation Group 祀场仪器组)是美国 RCC (RangeCommanders Council祀场司令委员会)下属机构，可以用来与时统总站对时，校正时间，也可以通过时间码对时统设备精确授时，其所制定的IRIG标准，成为国际通用标准。IRIG的串行时间码标准规定了 A、B、C、D、E、G、H七种格式(C码已经取消)，其中，B格式时间码由于时帧周期为I秒，适合人们的需求，得到了最广泛的应用，绝大多数场合使用的IRIG时间码都是B格式码，也就是IRIG-B码。由于IRIG-B码又分为AC (交流)码和DC (直流)码，现有的产品方案中，很多设计只能解码AC码或DC码，并且在设计中有的只采用单片机进行解码，这样易出现解码误差较大甚至出错的情况。一般在解码AC码中，均采用过零、放大和采样等器模块。因为AC码输入的幅值不是固定的(0.5 10Vp-p)，当放大器的放大倍数固定，势必会导致AC输入信号的范围有所限制。在采样器中有的采用常规的采样方法，对整个AC信号进行采样分析，造成数据分析量大、影响处理器工作效率。随着客户的要求越来越高，只设计解AC码或DC码已不能满足需求了，应采用两种码同时能解。在解码设计中，采用FPGA与单片机相结合来处理数据，能达到高效、精确、方便的目的。另外，如果AC码输入信号幅值范围有所限制，也难以满足客户的，采用自动增益控制，能有效的解决幅值问题。
实用新型内容本实用新型的目的是针对现有的技术存在上述问题，提出了一种减少大量的数据分析，提高效率，能达到高效、精确的IRIG-B码解码器。为达到上述目的，本实用新型采用了下列技术方案:一种IRIG-B码解码器，包括DC码解码模块、AC码解码模块、FPGA芯片；DC码解码模块包括:D C码接口、电平转换电路。D C码通过D C码接口输入到电平转换电路，进行转换后输入到FPGA芯片进行解码；AC码解码模块包括:采样时钟产生模块、信号采样处理模块、以及能够实现对输入的AC码进行隔离保护的隔离变压器；采样时钟产生模块包括过零与分压电路、FPGA芯片，隔离变压器输出的信号经过采样时钟产生模块产生采样时钟信号，作为单片机的采样时钟；信号采样处理模块包括绝对值与分压电路、跟随器、自动增益控制、模拟开关、单片机，隔离变压器隔离后的信号通过绝对值与分压电路分为两路，一路直接送入单片机检测电压峰值；另一路通过跟随器后进行自动增益控制，输出的信号经模拟开关保护后输入到单片机进行采样。在上述的一种IRIG-B码解码器中，所述的单片机检查信号时能够将不适信号反馈给自动增益模块，调节放大比例以适于单片机的额定输入范围。与现有技术相比，本实用新型的优点在于:能够同时对IRIG-B (AC)码和IRIG-B (DC)码进行解码，采用了单片机和FPGA联合进行解码分析和计算，提高了解码信号的速率、时间精确度和减少解码错误的发生。另外对IRIG-B(AC)码输入电压范围不受限制，采用了一个高幅值检测和自动增益控制电路，对信号的电压进行自动调节，使信号电压达到可测范围内，并且在外部IRIG-B码输入接口和单片机信号输入接口分别采用了隔离和模拟开关等保护电路，有效的保证了电路的可靠性。
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为DC和AC码解码流程图；图2为DC码解码流程图；图3为AC码解码流程图；图4为过零比较电路原理图；图5为绝对值与分压电路原理图。图6为ACC波形图；图7是自动增益控制原理具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。如图1、2所示，一种IRIG-B码解码器，包括DC码解码模块、AC码解码模块、FPGA芯片；DC码解码模块包括:D C码接口、电平转换电路。D C码通过D C码接口输入到电平转换电路，进行转换后输入到FPGA芯片进行解码；AC码解码模块包括:采样时钟产生模块、信号采样处理模块、以及能够实现对输入的AC码进行隔离保护的隔离变压器。采样时钟产生模块包括过零与分压电路、FPGA芯片，隔离变压器输出的信号经过采样时钟产生模块产生采样时钟信号，作为单片机的采样时钟；信号采样处理模块包括绝对值与分压电路、跟随器、自动增益控制、模拟开关、单片机，隔离变压器隔离后的信号通过绝对值与分压电路分为两路，一路直接送入单片机检测电压峰值；另一路通过跟随器后进行自动增益控制，输出的信号经模拟开关保护后输入到单片机进行采样。如图3和图4所示，IRIG-B交流码(AC)经标准接口后，通过隔离变压器进行电路保护，隔离后的信号经过过零与分压电路处理，产生频率1kHz、幅值为3V的脉冲信号A1KC，将AlKC脉冲信号送到FPGA模块，FPGA模块进行I倍频得到频率为2kHz的脉冲信号，将此频率为2kHz的脉冲信号作为单片机的采样时钟。如图5所示，同时隔离变压器隔离后的信号经过绝对值与分压电路处理后，得到信号ACC，ACC信号的波形图如图6所示，ACC信号将分为两路，一路ACC信号直接送入单片机检测电压峰值；如图7所示，另一路ACC信号通过跟随器后进行自动增益控制，输出的信号ACC_1通过模拟开关保护后输入到单片机进行采样，其中绝对值与分压电路是将AC码的负半轴信号变为正半轴信号并分压，从而实现对AC码的读取；另外，单片机检查信号时能够将不适信号反馈给自动增益模块，调节放大比例以适于单片机的额定输入范围。以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种IRIG-B码解码器，包括DC码解码模块、AC码解码模块、FPGA芯片；DC码解码模块包括:D C码接口、电平转换电路；D C码通过D C码接口输入到电平转换电路，进行转换后输入到FPGA芯片进行解码；AC码解码模块包括:采样时钟产生模块、信号采样处理模块、以及能够实现对输入的AC码进行隔离保护的隔离变压器；采样时钟产生模块包括过零与分压电路、FPGA芯片，隔离变压器输出的信号经过采样时钟产生模块产生采样时钟信号，作为单片机的采样时钟；信号采样处理模块包括绝对值与分压电路、跟随器、自动增益控制、模拟开关、单片机，隔离变压器隔离后的信号通过绝对值与分压电路分为两路，一路直接送入单片机检测电压峰值；另一路通过跟随器后进行自动增益控制，输出的信号经模拟开关保护后输入到单片机进行采样。
2.根据权利要求1中所述的一种IRIG-B码解码器，其特征在于，所述的单片机检查信号时能够将不适信号反馈给自动增益模块，调节放大比例以适于单片机的额定输入范围。
专利摘要本实用新型属于电子通信技术领域，特别是指一种解码器，尤其是一种IRIG-B码解码器。包括DC码解码模块、AC码解码模块、FPGA芯片；DC码解码模块包括ＤＣ码接口、电平转换电路。ＤＣ码通过ＤＣ码接口输入到电平转换模块，进行转换后输入到FPGA芯片进行解码；AC码解码模块包括采样时钟产生模块、信号采样处理模块、以及能够实现对输入的AC码进行隔离保护的隔离变压器。本实用新型的优点在于能够同时对IRIG-B(AC)码和IRIG-B(DC)码进行解码，为了解决解码信号的速率、时间精确度和减少解码错误的发生，选用了单片机和FPGA联合进行解码分析和计算。
文档编号H03M9/00GK203057114SQ20132001840
公开日2013年7月10日 申请日期2013年1月14日 优先权日2013年1月14日
发明者贺惠农, 朱军伟, 秦巍, 陈柊 申请人:杭州亿恒科技有限公司