数模转换电路的制作方法
【专利摘要】本发明公开了一种数模转换电路，包括第一时钟产生子电路、共模电压产生子电路及转换主电路，其中，还包括第二时钟产生子电路与翻转子电路，第二时钟产生子电路与翻转子电路连接，且第二时钟产生子电路具有第三输出端与第四输出端，第三输出端与第四输出端输出互补的时钟脉冲，且当采样子电路处于采样状态时，第二时钟产生子电路输出的时钟脉冲进行翻转，翻转子电路分别与运算放大器的输出端及输入端连接，当第二时钟产生子电路输出的时钟脉冲翻转时，翻转子电路将运算放大器产生的失调电压及低频噪声的方向翻转。本发明的数模转换电路减小了运算放大器的功率，消除了运算放大器的直流失调及低频1/f噪声，提高了数模转换电路的信噪比。
【专利说明】数模转换电路
【技术领域】
[0001]本发明涉及集成电路领域，更具体地涉及一种数模转换电路。
【背景技术】
[0002]随着多媒体技术的发展，对音频数模转换器(DAC)的需求越来越大，决定音质的关键是主控解码芯片里面的数模转换电路(DAC)及功率放大器电路。DAC主要负责把便于数据存储的数据流转换成模拟信号，而功率放大器电路主要是把DAC转换后的模拟信号放大到可推动耳机或喇叭的功率，因此，DAC电路作为音频主控解码芯片中重要组成部分，其功耗，性能是现阶段音频数模转换器着重关注的部分。
[0003]传统的数模转换电路中，在积分过程中，采样电容与积分电容在电荷转移过程中需要的充放电电流全部由放大器提供，大大增加了放大器的功耗；同时对放大器的摆率、速度等都有较高的要求。
[0004]因此，有必要提供一种改进的数模转换电路来克服上述缺陷。
【发明内容】
[0005]本发明的目的是提供一种数模转换电路，该数模转换电路减小了运算放大器的功率，消除了运算放大器的直流失调电压及低频Ι/f噪声，提高了数模转换电路的信噪比。
[0006]为实现上述目的，本发明提供一种数模转换电路，包括第一时钟产生子电路、共模电压产生子电路及转换主电路，所述第一时钟产生子电路与所述转换主电路连接，以产生时钟脉冲控制所述转换主电路的工作，且所述第一时钟产生子电路具有第一输出端与第二输出端，所述第一输出端与第二输出端输出互补的时钟脉冲，所述共模电压产生子电路与所述转换主电路连接，以产生所述转换主电路正常工作所需的共模电压，所述转换主电路将外部输入的数字差分信号转换成模拟差分信号输出，所述转换主电路还包括采样子电路及积分子电路，所述积分子电路由积分电容与运算放大器构成，所述采样子电路的输入端与外部数字差分信号输出端连接，其输出端分别与所述运算放大器的输入端及积分电容的一端连接，所述积分电容的另一端与所述模拟信号输出端连接并输出转换后的模拟差分信号，且所述转换主电路关于所述运算放大器对称设置，其中，还包括第二时钟产生子电路与翻转子电路，所述第二时钟产生子电路与所述翻转子电路连接，以产生时钟脉冲控制所述翻转子电路的工作，且所述第二时钟产生子电路具有第三输出端与第四输出端，所述第三输出端与第四输出端输出互补的时钟脉冲，且当所述采样子电路处于采样状态时，所述第二时钟产生子电路的第三输出端与第四输出端输出的时钟脉冲进行翻转，所述翻转子电路分别与所述运算放大器的输出端及输入端连接，当所述第二时钟产生子电路输出的时钟脉冲翻转时，所述翻转子电路将所述运算放大器产生的失调电压及低频噪声的方向翻转。
[0007]较佳地，所述翻转子电路包括第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关及第八开关，所述第一开关及第四开关的一端共同与所述采样子电路的一个输出端连接，所述第二开关及第三开关的一端共同与所述采样子电路的另一输出端连接，所述第一开关及第三开关的另一端共同与所述运算放大器的正相输入端连接，所述第二开关及第四开关的另一端共同与所述运算放大器的反相输入端连接；所述第五开关及所述第七开关的一端共同与所述运算放大器的反相输出端连接，所述第六开关及第八开关的一端共同与所述运算放大器的正相输出端连接，所述第五开关及第八开关的另一端共同与所述数模转换电路的一个输出端连接，所述第六开关及第七开关的另一端共同与所述数模转换电路的另一个输出端连接。
[0008]较佳地，所述第一开关、第二开关、第五开关及第六开关的控制端还分别与所述第二时钟产生子电路的第三输出端连接；所述第三开关、第四开关、第七开关及第八开关的控制端还分别与所述第二时钟产生子电路的第四输出端连接；且各个所述开关均在其控制端的时钟脉冲为高电平时闭合。
[0009]与现有技术相比，本发明的数模转换电路由于还包括所述第二时钟产生子电路与翻转子电路，且所述翻转子电路分别与所述运算放大器的输出端及输入端连接，当所述第二时钟产生子电路输出的时钟脉冲翻转时，所述翻转子电路将所述运算放大器产生的失调电压及低频噪声的方向翻转；从而使得在一个时钟周期内将所述运算放大器输入端的直流失调及其低频Ι/f噪声抵消，也即在一个时钟周期内消除了运算放大器输入端的直流失调及其低频Ι/f噪声，进一步提高了数模转换电路的信噪比。
[0010]通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明。【专利附图】
【附图说明】
[0011]图1为本发明数模转换电路的结构框图。
[0012]图2为本发明数模转换电路的电路结构图。
[0013]图3为第二时钟产生子电路输出的时钟脉冲翻转前运算放大器的等效工作状态。
[0014]图4为第二时钟产生子电路输出的时钟脉冲翻转后运算放大器的等效工作状态。
【具体实施方式】
[0015]现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。如上所述，本发明提供了一种数模转换电路，该数模转换电路减小了运算放大器的功率，消除了运算放大器的直流失调及低频Ι/f噪声，提高了数模转换电路的信噪比。
[0016]请参考图1，图1为本发明数模转换电路的结构框图。如图所示，本发明的数模转换电路包括转换主电路、第一时钟产生子电路、第二时钟产生子电路、共模电压产生子电路及翻转子电路；所述转换主电路包括采样子电路与积分子电路，所述采样子电路分别与所述积分子电路及外部数字差分信号输出端连接，对外部数字差分信号输出端输出的数字差分信号进行采样，并将采样后的信号输出至所述积分子电路；所述积分子电路还与模拟信号输出端连接，所述积分子电路对采样后的信号进行积分，并通过所述模拟信号输出端输出转换后的模拟差分信号；所述第一时钟产生子电路与所述转换主电路的采样子电路连接，从而所述第一时钟产生子电路输出的时钟脉冲控制所述采样子电路的工作；所述共模电压产生子电路与所述转换主电路的采样子电路连接，以输出共模电压以保证所述采样子电路正常工作；所述第二时钟产生子电路与所述翻转子电路连接，以产生时钟脉冲控制所述翻转子电路的工作；所述翻转子电路与所述转换主电路的积分子电路连接，在所述第二时钟产生子电路的控制下，在一个时钟周期内，所述翻转子电路将所述积分子电路的失调电压及低频噪声的方向进行翻转，使得在一个时钟周期内，所述积分子电路的失调电压及低频噪声可被抵消。
[0017]具体地，请再结合参考图2。CLK为所述第一时钟产生子电路的输入时钟，且所述第一时钟产生子电路具有第一输出端Φ I与第二输出端Φ2,所述第一输出端Φ I与第二输出端Φ2输出互补的时钟脉冲，S卩，当所述第一输出端Φ1输出为高电平时，所述第二输出端Φ2输出为低电平，反之亦然。CH0P_CLK为所述第二时钟产生子电路的输入时钟，且所述第二时钟产生子电路具有第三输出端Φ3与第四输出端Φ4，所述第三输出端Φ3与第四输出端Φ4输出互补的时钟脉冲，S卩，当所述第三输出端Φ3输出为高电平时，所述第四输出端Φ4输出为低电平，反之亦然；在本发明中，所述第二时钟产生子电路输出时钟脉冲的翻转发生在所述采样子电路对外部数字差分信号进行采样的时候。所述共模电压产生子电路与外部电源连接，并输出共模电压VCM。所述积分子电路包括积分电容Cintp与运算放大器OP ;在本发明的优选实施例中，所述运算放大器OP为全差分运算放大器。所述采样子电路包括第九开关S9、第十开关S10、第十一开关S11、第十二开关S12及采样电容Csp ;所述第九开关S9的一端(即所述采样子电路的输入端)与外部数字差分信号输出端连接，另一端与采样电容Csp及第十二开关S12的一端连接，外部数字差分信号输出端输出数字差分信号VINP至所述采样子电路，且当所述第一开关SI闭合时，所述采样电容Csp对数字差分信号VINP进行采样，并将采样后的信号保持；所述采样电容Csp的另一端与所述第十开关SlO及第十一开关Sll的一端连接，所述第十开关SlO的另一端与所述共模电压产生子电路的输出端连接，所述共模电压产生电路通过所述第十开关SlO输出共模电压VCM至所述采样子电路；所述第十一开关Sll的另一端(即所述采样子电路的输出端)与所述积分电容Cintp的一端及运算放大器OP的正相输入端连接，从而当所述第十一开关Sll闭合时，所述积分电容Cintp与运算放大器OP可对采样后的数字差分信号进行积分转换；所述积分电容Cintp的另一端与所述模拟信号输出端连接，从而通过该输出端将积分转换后的模拟差分信号VOUTN输出。在本发明中，所述转换主电路关于所述运算放大器OP对称设置，即所述转换主电路包括两组采样子电路与积分电容，且分别设置于所述运算放大器OP的两侧；另组的采样子电路包括第十三开关S13、第十四开关S14、第十五开关S15及采样电容Csn，另组的积分电容为Cintn;该两组结构相同，连接关系相同，不同仅在于，外部数字差分信号输出端输出数字差分信号VINN至所述采样子电路，所述第十五开关S15的另一端及所述积分电容Cintn的一端与所述运算放大器OP的反相输入端连接,所述积分电容Cintn的另一端与所述模拟信号输出端的另一输出端口连接，并输出转换后的模拟差分信号V0UTP。其中，所述第九开关S9、第十开关S10、第十三开关S13及第十四开关S14的控制端均与所述第一时钟产生子电路的第一输出端Φ I连接，从而所述第一输出端Φ1输出的时钟脉冲控制各个所述开关的闭合与断开；所述第十一开关S11、第十二开关S12、第十五开关S15及第十六开关S16的控制端均与所述第一时钟产生子电路的第二输出端Φ2连接，从而所述第二输出端Φ2输出的时钟脉冲控制各个所述开关的闭合与断开；且各个所述开关均在其控制端的时钟脉冲为高电平时闭合，低电平时断开。所述翻转子电路包括第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7及第八开关S8 ；所述第一开关SI及第四开关S4的一端共同与所述第十一开关Sll的另一端(即采样子电路的一个输出端)连接，所述第二开关S2及第三开关S3的一端共同与所述第十五开关S15的另一端(即采样子电路的另一输出端)连接，所述第一开关SI及第三开关S3的另一端共同与所述运算放大器OP的正相输入端连接，所述第二开关S2及第四开关S4的另一端共同与所述运算放大器OP的反相输入端连接；所述第五开关S5及所述第七开关S7的一端共同与所述运算放大器OP的反相输出端连接，所述第六开关S6及第八开关S8的一端共同与所述运算放大器OP的正相输出端连接，所述第五开关S5及第八开关S8的另一端共同与所述数模转换电路的一个输出端连接，所述第六开关SI及第七开关SI的另一端共同与所述模拟信号输出端的另一个输出端口连接。另外，所述第一开关S1、第二开关S2、第五开关S5及第六开关S6的控制端还分别与所述第二时钟产生子电路的第三输出端03连接；所述第三开关S3、第四开关S4、第七开关S7及第八开关S8的控制端还分别与所述第二时钟产生子电路的第四输出端04连接；且各个所述开关均在其控制端的时钟脉冲为高电平时闭合，低电平时断开。
[0018]下面，结合图2-4介绍本发明数模转换电路的工作过程。因为所述转换主电路关于所述运算放大器OP对称设置，使得采样子电路及积分子电路的结构为上下对称结构，工作过程介绍时只对上半部分描述，下半部分相同。采样时刻，第一输出端输出的时钟脉冲为高电平时，第二输出端02输出的时钟脉冲为低电平,第九开关S9与第十开关SlO导通，第十一开关Sll与第十二开关S12断开，此时所述采样电容Csp对输入的数字差分信号VINP进行米样,并把米样后获得的电压转换成电荷保存在米样电容Csp中。积分时刻,第一输出端Ol输出的时钟脉冲为低电平时，第二输出端02输出的时钟脉冲为高电平，第九开关S9与第十开关SlO断开，第十一开关Sll与第十二开关S12闭合，此时采样电容Csp与积分电容Cintp并联,采样电容Csp转移部分采样电荷至积分电容Cintp,同时运算放大器OP对积分电容Cintp的右极板充电；在本发明中，所述采样电容Csp也提供了部分电荷给积分电容Cintp，从而使得对所述积分电容Cintp的充电并不仅依靠所述运算放大器0P，因此节省了运算放大器OP的驱动功耗。
[0019]当所述第二时钟产生子电路的第三输出端03输出的时钟脉冲为高电平时，第四输出端04输出的时钟脉冲为低电平,所述第一开关S1、第二开关S2、第五开关S5及第六开关S6闭合，所述第三开关S3、第四开关S4、第七开关S7及第八开关S8断开；此时所述运算放大器OP的工作状态如图3所示，其中Veql为第三输出端03输出的时钟脉冲为高电平，第四输出端04输出的时钟脉冲为为低电平时的运算放大器OP等效输入噪声，vnl为运算放大器OP的失调电压及低频1/f噪声，vn2为本发明数模转换电路后面连接的功率放大器的等效输入噪声，若所述运算放大器OP的增益为A，那么此时的等效输入噪声为
[0020]veql=vn1+vn2/a[0021]当所述采样子电路处于采样状态时，即所述第一时钟产生子电路的第一输出端Ol输出的时钟脉冲为高电平，第二输出端(62输出的时钟脉冲为低电平，所述第二时钟产生子电路输出的时钟脉冲进行翻转，也即使得所述第二时钟产生子电路的第三输出端03输出的时钟脉冲为低电平，第四输出端04输出的时钟脉冲为高电平；且，所述第一开关S1、第二开关S2、第五开关S5及第六开关S6断开，所述第三开关S3、第四开关S4、第七开关S7及第八开关S8闭合，此时，所述运算放大器OP的工作状态如图4所示，其中Veq2为此时所述运算放大器OP的等效输入噪声,则此时运算放大器OP的等效输入噪声为
【权利要求】
1.一种数模转换电路，包括第一时钟产生子电路、共模电压产生子电路及转换主电路，所述第一时钟产生子电路与所述转换主电路连接，以产生时钟脉冲控制所述转换主电路的工作，且所述第一时钟产生子电路具有第一输出端与第二输出端，所述第一输出端与第二输出端输出互补的时钟脉冲，所述共模电压产生子电路与所述转换主电路连接，以产生所述转换主电路正常工作所需的共模电压，所述转换主电路将外部输入的数字差分信号转换成模拟差分信号输出，且包括采样子电路及积分子电路，所述积分子电路由积分电容与运算放大器构成，所述采样子电路的输入端与外部数字差分信号输出端连接，其输出端分别与所述运算放大器的输入端及积分电容的一端连接，所述积分电容的另一端与所述模拟信号输出端连接并输出转换后的模拟差分信号，且所述转换主电路关于所述运算放大器对称设置，其特征在于，还包括第二时钟产生子电路与翻转子电路，所述第二时钟产生子电路与所述翻转子电路连接，以产生时钟脉冲控制所述翻转子电路的工作，且所述第二时钟产生子电路具有第三输出端与第四输出端，所述第三输出端与第四输出端输出互补的时钟脉冲，且当所述采样子电路处于采样状态时，所述第二时钟产生子电路的第三输出端与第四输出端输出的时钟脉冲进行翻转，所述翻转子电路分别与所述运算放大器的输出端及输入端连接，当所述第二时钟产生子电路输出的时钟脉冲翻转时，所述翻转子电路将所述运算放大器产生的失调电压及低频噪声的方向翻转。
2.如权利要求1所述的数模转换电路，其特征在于，所述翻转子电路包括第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关及第八开关，所述第一开关及第四开关的一端共同与所述采样子电路的一个输出端连接，所述第二开关及第三开关的一端共同与所述采样子电路的另一输出端连接，所述第一开关及第三开关的另一端共同与所述运算放大器的正相输入端连接，所述第二开关及第四开关的另一端共同与所述运算放大器的反相输入端连接；所述第五开关及所述第七开关的一端共同与所述运算放大器的反相输出端连接，所述第六开关及第八开关的一端共同与所述运算放大器的正相输出端连接，所述第五开关及第八开关的另一端共同与所述数模转换电路的一个输出端连接，所述第六开关及第七开关的另一端共同与所述数模转换电路的另一个输出端连接。
3.如权利要求2所述的数模转换电路，其特征在于，所述第一开关、第二开关、第五开关及第六开关的控制端还分别与所述第二时钟产生子电路的第三输出端连接；所述第三开关、第四开关、第七开关及第八开关的控制端还分别与所述第二时钟产生子电路的第四输出端连接；且各个所述开关均在其控制端的时钟脉冲为高电平时闭合。
【文档编号】H03M1/66GK103762989SQ201410019282
【公开日】2014年4月30日 申请日期:2014年1月16日 优先权日:2014年1月16日
【发明者】杨保顶, 邹铮贤 申请人:四川和芯微电子股份有限公司