改进开关电容放大器中的速度和功率的系统和方法
【专利摘要】通过改善反馈因子而降低MDAC的功耗至少2.3倍的乘法模数转换器（“DAC”）。放大器包括前馈方法，其中输入电容（也称为“采样电容器”）通过从全局反馈损失去除输入和寄生电容而由共同栅极放大器缓冲，以提高带宽。放大器也可使用局部补偿的替换形式，例如共源共栅补偿。放大器可进一步包括替换方式以使用缓冲器降低寄生电容。
【专利说明】
【技术领域】
[0001] 本发明涉及一种放大器，更具体地说，它涉及改进开关电容放大器中的速度和功 率，诸如乘法的数字-模拟转换器(MDAC)。 改进开关电容放大器中的速度和功率的系统和方法
【背景技术】
[0002] 模拟-数字转换器（ADC)可用于电子设备，以将模拟信号转换为数字信号。ADC可 被设计成许多不同的架构。一个长棍的ADC架构是流水线ADC。如图1A所示，流水线ADC 对离散时间信号进行操作，因此可以在单一的开关式电容电路(诸如MDAC)进行数学运算、 采样和保持、DAC、增益。MDAC是采用电容反馈的高增益和高带宽的放大器。
[0003] 在模拟设计中，理想的是减少电力消耗并最大限度地提高速度。然而，在现代高速 开关电容的CMOS流水线ADC中，MDAC是功耗和时钟速率限制的主要贡献者。不论单级或 多级，MDAC放大器的当前架构本质上具有有限的效率，因为环路增益由反馈中的显著损耗 削弱，部分由于求和节点(诸如，图1C的节点N3)上的显著寄生电容。如果环路增益可以随 着寄生电容的拓扑变化或减少而增加，则可构造更有效的放大器，其中减小(增加带宽）稳 定时间被并最小化功率。
[0004] 传统技术由于非主导极点具有稳定响应的限制。此外，这些非主导极点通常在具 有采样电容器和反馈电容的全局反馈环路内，从而大大提高了系统的灵敏度和控制该系统 的难度。因此，还需要例如通过从反馈环路内消除磁极，以减少该系统的灵敏度和提高系统 的稳定性。
【发明内容】
[0005] 本发明提供了一种MDAC，通过消除全局反馈和改善局部反馈因子而降低MDAC的 功耗至少2. 3倍。在第一实施例中，放大器包括前馈方法，其中输入电容(也称为"米样电容 器"）通过从全局反馈损失去除输入和寄生电容而由共同栅极放大器缓冲，以提高带宽。在 第二实施例中，其可包括与第一实施例中的相同特征，本地补偿由共源共栅补偿来实现。在 第三个实施例中，其可包括与第一和第二实施例的相同特征，带宽通过使用缓冲器降低寄 生电容进行改善。
【专利附图】
【附图说明】
[0006] 图1A示出了常规的流水线ADC。
[0007] 图1B是可用于图1A的流水线ADC的常规MDAC的框图。
[0008] 图1C是常规MDAC的电路图。
[0009] 图2是根据本发明实施例的MDAC的简化电路图。
[0010] 图3A是根据本发明实施例的具有缓冲输入电容器的MDAC的简化电路图。
[0011] 图3B是根据本发明实施例的差分MDAC的简化电路图。
[0012] 图4是根据本发明实施例的具有共源共栅补偿的MDAC的简化电路图。
[0013] 图5是根据本发明实施例的具有共源共栅补偿和第二级缓冲器的MDAC的简化电 路图。
[0014] 图6A是MDAC的增强放大器的根据本发明的一个实施例的简化电路图。
[0015] 图6B是根据本发明实施例的MDAC的增强放大器的简化电路图。
[0016] 图6C是根据本发明实施例的MDAC的增强放大器的简化电路图。
[0017] 图7A是根据本发明实施例可用作MDAC中二级缓冲器的NM0S跟随器的电路图。
[0018] 图7B是根据本发明实施例的MDAC中的二级缓冲器的简化电路图。
[0019] 图8是根据本发明实施例的MDAC中的二级放大器的简化电路图。
【具体实施方式】
[0020] 图1A示出了常规流水线ADC。几个低分辨率级(级1、2、. . .，N)级联以获得高的 整体分辨率。每级并行运行并执行粗略的模拟到数字的转换，并计算它的量化误差(如称为 "残基")。量化误差被分解成数据对齐器和组合器102,其输出数字信号D OTT。缺点在于，吞 吐量受到单级速度的限制。然而，模拟电路非理想性可以通过数字校正进行校正。
[0021] 图1B是可用于图1A的流水线ADC的常规MDAC的框图。该级包括虚线内所示的 MDAC。该MDAC有增益模块GM(也被称为"跨级增益元件")，用于在流水线ADC中改善噪音， 随后的匹配和功率耗散。然而，如上所讨论的，G (有源增益块)是功耗和时钟速率限制的主 要贡献者。
[0022] 图1C是常规MDAC的电路图。在常规架构中，残留增益通过具有跨导值Gm，采样电 容(；和反馈电容C F的放大器产生。在总结交界N3的寄生由电容器Cp建模。CP通常以输 入采样电容Ci的顺序，并可更糟糕的分裂DAC电容和交叉结构。假设负载电容Q?C F，图 1C中的MDAC的传递函数表示为：
【权利要求】
1. 一种改进具有采样电容和反馈电容的开关电容放大器的效率的方法，所述方法包 括： 缓冲所述反馈电容的采样电容，以使得通过从反馈因子去除所述采样电容的电容而维 持所述放大器的增益并增加所述放大器的的反馈因子。
2. 根据权利要求1所述的方法，进一步包括：执行级联补偿。
3. 根据权利要求1所述的方法，进一步包括：通过使用缓冲器减小寄生电容。
4. 根据权利要求1所述的方法，其中，所述反馈因子是所述反馈电容器的电容与所述 反馈电容和寄生电容的电容总和的比率。
5. 根据权利要求1所述的方法，其中，所述开关电容放大器具有耦合到所述采样电容 的输入开关，耦合到所述采样电容和基准电压的DAC开关，耦合到所述采样电容的选择开 关，耦合到所述选择开关和所述采样电容的采样开关，和耦合到所述反馈电容的钳位开关， 所述方法包括： 在第一操作模式中，关闭所述输入开关、所述采样开关和所述钳位开关； 在第二操作模式中，打开所述输入开关、所述采样开关和所述钳位开关；以及 在所述第二操作模式中，关闭所述DAC开关和所述选择开关。
6. -种乘法数-模转换器，包括： 第一级包括： 耦合到所述乘法数-模转换器的输入的输入电容；和 耦合到输入电容器和第一电流源的共栅放大器，以及 耦合到所述第一级的输出端的第二级，所述第二级包括： 具有耦合到所述共栅放大器的中间节点的输入端的放大器；和 耦合到放大器的输入端和所述放大器的输出端的反馈电容。
7. 根据权利要求6所述的乘法数-模转换器，其中，所述共栅放大器包括： 具有连接到第二电流源的漏极和连接到所述第一电流源的源极的NMOS。
8. 根据权利要求6所述的乘法数-模转换器，进一步包括： NMOS，具有连接到所述共栅放大器的漏极；和 增强放大器，具有连接到所述NMOS的栅极的输出端和连接到NMOS的源极和所述第一 电流源的输入端。
9. 根据权利要求6所述的乘法数-模转换器，还包括：耦合到所述共栅放大器的中间 节点与所述放大器的输入端的缓冲器。
10. 根据权利要求6所述的乘法数-模转换器，还包括：耦合到所述共栅放大器的中间 节点与所述放大器的输入端的缓冲器。
11. 一种乘法数-模转换器，包括： 第一级包括： 输入电容，耦合到所述乘法数-模转换器的输入； 共栅放大器，耦合到所述NMOS ;和 NM0S，具有耦合到所述共栅放大器的漏极以及耦合到第一电流源的源极；和 耦合到所述第一级的输出端的第二级，所述第二级包括： 放大器，具有耦合到所述共栅放大器的中间节点的输入端；和 反馈电容，具有耦合到所述共栅放大器和NMOS的漏极的输入端以及耦合到所述放大 器的输出的输出端的。
12. 根据权利要求11所述的乘法数-模转换器，进一步包括：耦合到所述共栅放大器 的中间节点与所述放大器的输入端的缓冲器。
13. 根据权利要求10所述的乘法数-模转换器，进一步包括： 采样网络包括： 连接到乘法数-模转换器和输入电容器的输入端的至少一个输入开关； 连接到输入电容器和第一级的输入端的至少一个选择开关； 连接到输入电容器和参考电压的至少一个DAC开关； 连接到输入电容器和至少一个选择开关的采样开关；和 连接到所述第一级的输出端和第二级的输入端的第一钳位开关； 其中，第一级还包括连接到所述共栅放大器的输出端与第一级的输出端的共模控制 器； 第二级还包括：连接到所述放大器的输出端的第二钳位开关。
14. 根据权利要求13所述的乘法数-模转换器，其中，所述增强放大器包括： 具有耦合到所述乘法数-模转换器的输入端的栅极并具有源极的第一 NM0S ; 具有耦合到所述第一 NM0S的源极并具有连接到偏置电压源的栅极的第二NM0S ; 耦合到所述第一 NM0S的漏极的第一电流源，以及 耦合到所述第一 NM0S和第二NM0S的各自源级的第二电流源。
15. 根据权利要求13所述的乘法数-模转换器，其中，所述增强放大器包括： 电流源； 具有耦合到电流源的漏极的NM0S ; 连接到乘法数-模转换器的输入的选择开关； 连接到NM0S的栅极和漏极的第一钳位开关； 连接到偏置电压的第二钳位开关； 具有连接到所述第二钳位开关和NM0S的栅极的第一端子，并连接到所述选择开关和 所述第一钳位开关的第二端子的电容器。
16. 根据权利要求13所述的乘法数-模转换器，其中，所述缓冲器包括： NM0S ; 连接到NM0S的源极的电流源； 连接到NM0S的栅极的电容器；和 连接到电容器和偏置电压的钳位开关。
17. 根据权利要求13所述的乘法数-模转换器，其中，所述第二级放大器包括： 共模控制器； 具有第一端子和第二端子的第一电流源； 具有耦合到所述第一电流源的所述第一端子的第一端子的第二电流源； 具有连接到所述第一电流源的第二端子的漏极的第一 NM0S ; 具有连接到所述第二电流源的第二端子的漏极的第二NM0S ; 具有连接到所述第一 NM0S的漏极和连接到所述共模控制器的源极的第三NM0S，以及 具有连接到所述第二NMOS的源极和连接到所述共模控制器的源极的第四NMOS。
18.根据权利要求13所述的乘法数-模转换器，其中，所述第二级放大器进一步包括： 第三电流源，具有相应耦合到所述第一和第二电流源的第一端子的第一端子以及耦接 节点的第二端子，所述节点连接所述第一 NM0S的源极和第三NM0S的漏极；和 第四电流源，具有相应耦合到所述第一、第二和第三电流源的第一端子的第一端子以 及耦接节点的第二端子，所述节点连接所述第二NM0S的源极和所述第四NM0S的漏极。
【文档编号】H03M1/06GK104052475SQ201410091523
【公开日】2014年9月17日 申请日期:2014年3月13日 优先权日:2013年3月13日
【发明者】W·T·博莱斯, M·R·埃里奥特 申请人:美国亚德诺半导体公司