部分并行输入的累加左移qc-ldpc编码器的制造方法
【专利摘要】本发明提供了一种部分并行输入的累加左移QC-LDPC编码器，该编码器包括c个预先存储生成矩阵中所有循环矩阵生成多项式的生成多项式查找表、c个对信息段和生成多项式比特进行标量乘的b位二进制乘法器、c个对乘积和移位寄存器内容进行模2加的b位二进制加法器、c个存储被循环左移1位的和的b位移位寄存器。最终，校验数据包含于c个移位寄存器中。本发明提供的部分并行输入编码器具有寄存器少、结构简单、功耗小、成本低、工作频率高、吞吐量大等优点。
【专利说明】部分并行输入的累加左移QC-LDPC编码器
【技术领域】
[0001]本发明涉及信道编码领域，特别涉及一种通信系统中部分并行输入的累加左移QC-LDPC编码器。
【背景技术】
[0002]低密度奇偶校验(Low-Density Parity-Check, LDPC)码是高效的信道编码技术之一,而准循环 LDPC (Quas1-Cyclic LDPC, QC-LDPC)码是一种特殊的 LDPC 码。QC-LDPC 码的生成矩阵G和校验矩阵H都是由循环矩阵构成的阵列，具有分段循环的特点，故被称为QC-LDPC码。循环矩阵的首行是末行循环右移I位的结果，其余各行都是其上一行循环右移I位的结果，因此，循环矩阵完全由其首行来表征。通常，循环矩阵的首行被称为它的生成多项式。
[0003]通信系统通常采用系统形式的QC-LDPC码，其生成矩阵G的左半部分是一个单位矩阵，右半部分是由aXc个bXb阶循环矩阵Gi，j(0 ( Ka, a ^ j<t, t = a+c)构成的阵列，
如下所示:
[0004]
【权利要求】
1.一种部分并行输入的累加左移QC-LDPC编码器，QC-LDPC码的生成矩阵G分为a块行和t块列，后c块列对应的部分生成矩阵是由aXc个bXb阶循环矩阵Gu构成的阵列，gi;J是循环矩阵Gy的生成多项式,其中= a+c,a、b、c、1、j和t均为非负整数,O ( i〈a,a ( j〈t，生成矩阵G对应码字V= (S，P)，G的前a块列对应的是信息向量S，后c块列对应的是校验向量P，以b比特为一段,信息向量s被等分为a段,即s = (Stl, S1,…，Siri),校验向量P被等分为c段，即P = (Po, P1,...，P。-:)，其特征在于，所述编码器包括以下部件: 生成多项式查找表U，L1，…,Lp1，分别预存QC-LDPC码生成矩阵G中第a，a+1,...，t_l块列的循环矩阵生成多项式； b位二进制乘法器M0, M1,, Mp1，分别对信息段和生成多项式查找表Ltl, L1,, Lc^1的输出比特进行标量乘； b位二进制加法器Atl, A1,, Ac_1；分别对b位二进制乘法器Mtl, M1,, Mc^1的乘积和移位寄存器Rtl, R1,, Rc-!的内容进行模2加； 移位寄存器Rtl, R1,, Rc-!,分别存储b位二进制加法器Atl, A1,, Ac^1的和被循环左移I位后的结果以及最终的校验段Pci, P1, , Pc-! O
2.根据权利要求1所述的一种部分并行输入的累加左移QC-LDPC编码器，其特征在于，所述生成多项式查找表Ltl~Lh分别存储G的第a~t-Ι块列中的所有生成多项式，对于任一块列，依次存储第O，1，...，a-Ι块行对应的生成多项式。生成多项式查找表Ltl~Lp1串行输出生成多项式的比特。
3.一种部分并行输入的累加左移QC-LDPC编码方法，QC-LDPC码的生成矩阵G分为a块行和t块列，后c块列对应的部分生成矩阵是由aXc个bXb阶循环矩阵Gy.构成的阵列，gi;J是循环矩阵Gy的生成多项式,其中= a+c,a、b、c、1、j和t均为非负整数,O ( i〈a,a ( j〈t，生成矩阵G对应码字V= (S，P)，G的前a块列对应的是信息向量S，后c块列对应的是校验向量P，以b比特为一段,信息向量s被等分为a段,即s = (s0, S1, , Siri),校验向量P被等分为c段，即P = (P0, Pl，...，P。」，其特征在于，所述编码方法包括以下步骤: 第I步，清零移位寄存器R0，R1, , Rc-!; 第2步，输入信息段Si，其中，O≤i〈a; 第3步，生成多项式查找表Ltl, L1,...，Lc^1分别输出生成矩阵G第i块行中第a, a+1,...，t-1块列的生成多项式比特，这些生成多项式比特分别通过b位二进制乘法器M0, M1,, Mc^1与信息段Si进行标量乘，b位二进制乘法器Mci, M1,, Mc^1的乘积分别通过b位二进制加法器Atl, A1,, Ac^1与移位寄存器Rci, R1,, Rc^1的内容相加，b位二进制加法器A0, A1,, Ac^1的和被循环左移I位后的结果分别存入移位寄存器Rtl, R1,, Rc^1 ； 第4步，重复第3步b次； 第5步，以I为步长递增改变i的取值，重复第2~4步a次，直到整个信息向量s输入完毕，此时，移位寄存器Rtl, R1,, Rc-!存储的分别是校验段Po，P1,, Pn，它们构成了校验向量 P = (Po, Pl,..., Pc-1)。
【文档编号】H03M13/11GK103929193SQ201410163773
【公开日】2014年7月16日 申请日期:2014年4月23日 优先权日:2014年4月23日
【发明者】张鹏, 刘志文, 张燕 申请人:荣成市鼎通电子信息科技有限公司