Cmmb中全并行输入的循环左移准循环矩阵乘法器的制造方法
【专利摘要】本发明提供了一种CMMB中全并行输入的循环左移准循环矩阵乘法器，用于实现CMMB标准多码率QC-LDPC近似下三角编码中向量m与准循环矩阵F的乘法运算，该乘法器包括5个预先存储矩阵F中所有循环矩阵生成多项式的生成多项式查找表、5个对m的向量段和生成多项式比特进行标量乘的256位二进制乘法器、256个对乘积和移位寄存器内容进行模2加的6位二进制加法器、1个存储被循环左移1位的和的256位移位寄存器。本发明提供的全并行输入乘法器兼容所有码率，具有寄存器少、功耗小、成本低、工作频率高、吞吐量大等优点。
【专利说明】CMMB中全并行输入的循环左移准循环矩阵乘法器
【技术领域】
[0001]本发明涉及信道编码领域，特别涉及一种CMMB标准多码率QC-LDPC近似下三角编码中全并行输入的循环左移准循环矩阵乘法器。
【背景技术】
[0002]低密度奇偶校验(Low-Density Parity-Check, LDPC)码是高效的信道编码技术之一,而准循环 LDPC(Quas1-Cyclic LDPC，QC-LDPC)码是一种特殊的 LDPC 码。QC-LDPC 码的生成矩阵G和校验矩阵H都是由循环矩阵构成的阵列，具有分段循环的特点，故被称为QC-LDPC码。循环矩阵的首行是末行循环右移I位的结果，其余各行都是其上一行循环右移I位的结果；循环矩阵的首列是末列循环下移I位的结果，其余各列都是其前一列循环下移I位的结果。因此，循环矩阵完全由其首行或首列来表征。通常，循环矩阵的首行或首列被称为它的生成多项式。
[0003]当采用近似下三角编码方法对QC-LDPC码进行编码时，通过行列交换，校验矩阵H变换成近似下三角形状Hau，它由6个子矩阵组成如下:
【权利要求】
1.一种CMMB中全并行输入的循环左移准循环矩阵乘法器，当采用近似下三角编码方法对CMMB标准多码率QC-LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算，矩阵F分为u块行和u ±夹列，是由u X u个b X b阶循环矩阵Fi, j构成的阵列，f j是循环矩阵Fi, j的生成多项式，其中，b、1、j和u均为非负整数，O≤i〈u，0≤j〈u，CMMB标准采用了 2种不同码率Π的QC-LDPC码，η分别是0.5、0.75，对于这2种不同码率QC-LDPC码，均有b =256，2种不同码率对应的参数u分别是5、3，以b比特为一段，向量m被等分为u段，即m =(m0, In1,…，IV1)，部分校验向量P被等分为u段,即p = (p0, P1,…，Plri),其特征在于,所述乘法器包括以下部件: 生成多项式查找表U，L1,…，L4,分别预存所有码率准循环矩阵F第O，1，…，4块行中的所有循环矩阵生成多项式； b位二进制乘法器Mtl, M1,…，M4,分别对向量段mQ，Iii1,…，m4和生成多项式查找表L0, L1,…，L4的输出比特进行标量乘； 6位二进制加法器Atl, A1,…，Alri,对b位二进制乘法器Mtl, M1,…，M4的乘积和移位寄存器R的内容进行模2加； 移位寄存器R，存储6位二进制加法器A0, A1, - ,Ah的和被循环左移I位后的结果以及最终的校验段Po, Pi,…，P4。
2.根据权利要求1所述的一种CMMB中全并行输入的循环左移准循环矩阵乘法器，其特征在于，所述生成多项式查找表Ltl~L2分别存储2种码率F的第O~2块行中的所有生成多项式，对于任一块行，依次存储第O, I,…，u-Ι块列对应的生成多项式。
3.根据权利要求1所述的一种CMMB中全并行输入的循环左移准循环矩阵乘法器，其特征在于，所述生成多项式查找表L3、L4分别存储η =0.5码率F的第3、4块行中的所有生成多项式，对于任一块行，依次存储第0，I,…，u-Ι块列对应的生成多项式。
4.一种CMMB中全并行输入的循环左移准循环矩阵串行乘法方法，当采用近似下三角编码方法对CMMB标准多码率QC-LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算，矩阵F分为u块行和u ±夹列，是由u X u个b X b阶循环矩阵Fi, j构成的阵列，f j是循环矩阵Fy的生成多项式，其中，b、1、j和u均为非负整数，O ≤ i〈u，0 ≤ j〈u，CMMB标准采用了 2种不同码率η的QC-LDPC码，η分别是0.5,0.75，对于这2种不同码率QC-LDPC码，均有b = 256，2种不同码率对应的参数u分别是5、3，以b比特为一段，向量m被等分为u段,即m = (m0, Hi1,…，Iv1),部分校验向量P被等分为u段,即p = (p0, P1,…，Plri)，其特征在于，所述乘法方法包括以下步骤: 第I步，全并行输入向量m; 第2步，清零移位寄存器R ; 第3步，生成多项式查找表Lci, L1,…，L4分别输出码率η准循环矩阵F第j (O≤j〈u)块列中第0，1，…，4块行的生成多项式比特，这些生成多项式比特分别通过b位二进制乘法器M0, M1,…，M4与向量段mQ，Hi1,…，m4进行标量乘，b位二进制乘法器Mtl, M1,…，M4的乘积通过b个6位二进制加法器A0, A1,…，Alri与移位寄存器R的内容相加，6位二进制加法器A0, A1,…，Ab^1的和被循环左移I位后的结果存入移位寄存器R ； 第4步，重复第3步b次，此时，移位寄存器R存储的是校验段Pj ； 第5步，以I为步长递增改变j的取值，重复第2~4步u次，移位寄存器R依次得到的是校验段Pd, P1,…， Plri，它们构成了校验向量P = (Po, Pi,…，Pd)。
【文档编号】H03M13/11GK103929198SQ201410164062
【公开日】2014年7月16日 申请日期:2014年4月23日 优先权日:2014年4月23日
【发明者】张鹏, 刘志文, 张燕 申请人:荣成市鼎通电子信息科技有限公司