一种采用失调平均和内插共享电阻网络的折叠内插模数转换器的制造方法
【专利摘要】本发明属集成电路【技术领域】，具体为一种采用失调平均和内插共享电阻网络的折叠内插模数转换器。本发明的折叠内插模数转换器由单一T/H电路、参考电阻串、预放大电路阵列、失调平均与内插共享电阻网络（内插系数为I）、折叠系数为F的折叠电路（1-N级）、比较器阵列、数字编码电路和二进制数字码输出驱动模块构成。其中，内插采用无源电阻方式，将无源内插电阻和失调平均电阻共享融合。本发明消除了失调平均电阻和无源内插电阻级联时，无源内插电阻对失调平均电阻的影响；省略传统结构中的其它独立内插电路模块，降低功耗；有利于折叠内插信号路径中级联带宽的设计，使得系统更易于实现高带宽设计。
【专利说明】—种采用失调平均和内插共享电阻网络的折叠内插模数转换器
【技术领域】
[0001]本发明属集成电路【技术领域】，具体涉及一种采用失调平均和内插共享电阻网络的高带宽、低功耗折叠内插模数转换器。
【背景技术】
[0002]传统的折叠内插模数转换器结构如图1所示，主要由单一跟踪保持电路1、参考电压电阻串2、预放大电路阵列3、预放大器输出端失调平均电阻网络4、N级折叠系数为F的折叠电路级5、8、11，N级内插系数为I的内插电路级6、9、12，各级内插电路级输出端失调平均电阻网络7、10、13，比较器阵列电路模块14、数字编码电路模块15和二进制数字码输出驱动电路模块16构成。
[0003]折叠内插模数转换器是全并行模数转换器架构中的低功耗结构，在折叠内插模数转换器中，采用折叠技术减少比较器的数目；采用内插技术减少预放大阵列的数目。因此内插技术对于折叠内插结构模数转换器的低功耗设计而言是必不可少的。在如图1所示的是传统折叠内插模数转换器结构，每级折叠电路后级都有一级内插系数为I的内插电路模块，内插电路模块的实现方式可以分为无源内插和有源内插两种方式，无源内插实现方式通常是采用无源电阻的形式实现。此外，传统的无源电阻内插的实现方式同样可以分为两种电路实现方式，如图3所示的是两级相邻的折叠系数为F的折叠器电路之间的无源电阻内插示意图，其中包括:内插电阻&30、失调平均电阻RA31、折叠器电阻负载32折叠器输入差分对33、34、35，第i级折叠器36和第i+Ι级折叠器37。第i级的折叠器的差分输出分力丨J疋Foutp⑴和F0Utn⑴， 第i+Ι的折叠器的差分输出分别是Fratpii^和
Foutn(1.l) ° 两组差分输出之间首先通过失调平均电阻^消除非线性偏移误差，然后通过内插电阻R1实现信号间的内插，产生内插信号FPj和FN p内插系数是通过相邻信号间的内插电阻R1的比例系数决定的，图3中是以内插系数2为例，即内插系数为2。该无源电阻内插的实现方式是将内插电阻直接级联到失调平均电阻的后级，根据基尔霍夫电流定律，无源内插电阻R1会对失调电阻Ra产生影响，使得相邻折叠器输出信号间的失调平均电阻值发生变化，这将会影响失调平均作用，对模数转换器的性能产生影响。为了隔离两者之间的影响，前人在传统无源电阻内插的实现方式上进行了改进，如图4所示的是在失调平均电阻和无源内插电阻之间增加了电压驱动器44，用于隔离失调平均电阻和内插电阻，消除两者之间的相互影响，保证失调平均作用和无源内插的线性度。但是，该实现方式的固有缺陷是增加电压驱动器所带来的高的功率耗散，对于折叠内插模数转换器结构的低功耗、高能效设计是不利的。此外，对于另外一种内插实现方式一有源内插，如图5所示，其中包括:失调平均电阻RA47、折叠器输入差分对48、49、50以及有源内插电路52、折叠器电阻负载53、第i级折叠器(51)和第i+Ι级折叠器54。有源内插实现方式是将相邻折叠器输出信号作为有源内插器的输入，在有源内插器的输出端得到相应信号的叠加实现内插。同时，为了匹配内插信号与原始信号的增益，原始折叠器的输出信号同样需要经过有源内插器放大，如图5中所示的内插系数为2的有源内插实现电路中，相邻两级折叠器间实现内插系数为2的内插操作时共需要6个有源内插器。该内插方式同样会增加模数转换器的功耗，不利于折叠内插模数转换器结构的低功耗、高能效设计。
【发明内容】
[0004]本发明的目的在于提供一种在保证内插电路低功耗的前提下，能够消除内插电路对失调平均电阻网络的影响的高带宽、低功耗折叠内插模数转换器。
[0005]本发明提供的高带宽、低功耗折叠内插模数转换器，采用无源电阻内插的实现方式，同时将无源内插电阻和失调平均电阻之间进行共享，这样既可以消除无源内插电阻对于失调平均电阻的影响，同时省略有源内插电路和隔离用电压驱动电路降低模数转换器的功耗，有利于折叠内插模数转换器结构的低功耗、高能效设计。
[0006]本发明提出了一种失调平均和内插共享电阻网络低功耗电路设计方案，该方案将初始的失调平均电阻分裂为I等份，每一等份抽头作为内插信号的输出，从而实现内插系数为I的无源电阻内插。该实现方式较传统有源内插方式而言，省略了有源内插电路，降低了功耗。该实现方式较传统的无源电阻内插方式而言，消除了无源内插电阻对于失调平均电阻的影响，省略了失调平均电阻和无源内插电阻间隔离用的电压驱动器电路降低了功耗。同时，该技术简化了折叠内插结构的级联信号路径级联带宽的设计，有利于折叠内插模数转换器高带宽的设计。
[0007]本发明提出的失调平均和内插共享电阻网络的，其结构如图6所示，其主要包括:分裂后的失调平均电阻&55、折叠器输入差分对56、57、59，以及折叠器电阻负载60、第i级折叠器58和第i+Ι级折叠器61。在该结构中原始的失调平均电阻Ra分裂为两个相等的Ra，从而实现2倍内插操作产生内插信号Fp。和Fn c，该结构中只有失调平均电阻网络，不存在其它任何独立的无源和有源内插电路模块，失调平均和内插共享同一组电阻网络，消除了内插电阻对于失调平均电阻的影响，省略了其它有源内插电路模块降低了功耗。依次类推，如图7所示的是内插系数为I的失调平均和内插共享电阻网络示意图，该图中原始失调平均电阻Ra分裂为I等份的Ra，从而实现内插系数为I的信号内插操作，即实现I倍内插操作，产生内插信号FP。和Fn。。其主要包括:分裂后的失调平均电阻&62、折叠器输入差分对63、64、65，以及折叠器电阻负载66、第i级折叠器67和第i+Ι级折叠器68。
[0008]采用失调平均和内插共享电阻网络低功耗电路的折叠内插模数转换器结构，如图2所示，该结构主要包括:单一跟踪保持电路17、参考电压电阻串18、预放大电路阵列19、预放大器输出端失调平均和内插共享电阻网络20、N级折叠系数为F的折叠电路级21、23、25，以及N级内插系数为I的失调平均与内插共享电阻网络22、24、26，比较器阵列电路模块27、数字编码电路模块28和二进制数字码输出驱动电路模块29。
[0009]其中，N级内插系数为I的失调平均与内插共享电阻网络22、24、26为图7所示。该失调平均和内插共享电阻网络中，传统单一失调平均电阻分裂为I等份，每一等份失调平均单元电阻间抽头输出内插信号，内插系数为I。
[0010]该失调平均和内插共享电阻网络应用于预放大阵列输出端，假设初始过零点的数目为Np，传统的预放大电路阵列的数目为Np，则预放大电路阵列的数目为Np/I。
[0011]该失调平均和内插共享电阻网络应用于第一级折叠系数为F的折叠电路模块的输出端，第一级折叠电路模块中折叠电路的数目为NP/F。
[0012]每一级的折叠器电路的输出端都有失调平均和内插共享电阻网络，第二级折叠电路模块中折叠电路的数目为(NpXI) /F2，第N级折叠电路模块中折叠电路的数目为(NpXIn-1) /Fn。
[0013]在该结构中失调平均和内插共享网络应用于预放大电路阵列19输出端，使得预放大阵列中预放大器的数目由传统的Np个，减少为(NP/I )，降低模数转换器的功耗。
[0014]该结构的工作过程为:模拟输入信号首先由单一栅压自举开关将信号采样到固定的保持电容上；保持信号与参考电压电阻串产生的参考电平作为预放大电路的输入信号，预放大电路的输出为保持信号与参考电平之间的差值放大信号，通过失调平均和内插共享电阻网络产生第一级折叠器电路所需要的初始过零点信号；初始过零点信号一部分输入到第一级折叠电路中，其中一些初始过零点信号直接成为比较器的输入信号进行粗子量化；第一级折叠电路的输出信号通过失调平均和内插共享电阻网络产生第二级折叠电路的输入信号；同样，第一级折叠电路的一些输出信号直接成为比较器的输入信号，进行粗子量化；依此类推，第N-1级折叠电路的输出信号通过失调平均和内插共享电阻网络产生作为第N级折叠电路的输入信号，其中一些输出信号直接成为比较器的输入信号，进行粗子量化；第N级折叠电路的输出信号通过失调平均和内插共享电阻网络产生比较器的输入信号，进行细子量化；比较器的输出信号经过数字编码电路的编码后，得到模数转换器的二进制输出码通过二进制数字码驱动电路输出。
[0015]本发明折叠内插模数转换器中，内插采用无源电阻方式的内插，将无源内插电阻和失调平均电阻共享融合。该技术较传统内插技术而言，消除了失调平均电阻和无源内插电阻级联时候，无源内插电阻对失调平均电阻的影响；省略传统结构中的其它独立内插电路模块，例如:有源内插电路模块，降低功耗；有利于折叠内插信号路径中级联带宽的设计，使得系统更易于实现高带宽设计。
【专利附图】
【附图说明】
[0016]图1为传统采用单一跟踪保持折叠内插模数转换器架构图。
[0017]图2为采用失调平均和内插共享电阻网络的单一跟踪保持折叠内插模数转换器架构图。
[0018]图3为内插系数为2的无源电阻内插示意图。
[0019]图4为带隔离用电压驱动器的内插系数为2的无源电阻内插示意图。
[0020]图5为内插系数为2的有源内插示意图。
[0021]图6为内插系数为2的失调平均与内插共享电阻网络示意图。
[0022]图7为内插系数为I的失调平均与内插共享电阻网络示意图。
[0023]图中标号:1、17为折叠内插模数转换器中单一差分输入跟踪保持栅压自举开关电路；2、18为折叠内插模数转换器中电阻串参考电压产生电路；3、19为折叠内插模数转换器中预放大阵列；4、7、10、13为折叠内插模数转换器中失调平均电阻网络；5、8、11、21、23、25为折叠系数为F的折叠器电路级；6、9、12为内插系数为I的内插器电路级；14、27为折叠内插模数转换器中比较器阵列电路模块；15、28为折叠内插模数转换器中数字编码电路模块；16、29为折叠内插模数转换器中二进制数字码输出驱动电路模块；20、22、24、26为内插系数为I的失调平均和内插共享电阻网络；30、38为无源内插电阻R1 ;31、39、47为原始失调平均电阻Ra ;32、45、53、60、67为折叠器电阻负载Rl ； 33?35、40?42、48?50、56、57、59、63、64、66为折叠系数F的折叠器差分对；36、43、51、58、65为第i级折叠系数为F的折叠器；37、46、54、61、68为第i+Ι级折叠系数为F的折叠器；44为隔离失调平均电阻和无源内插电阻的电压驱动器；52为有源内插电路；55为内插系数为2的失调平均和内插共享电阻网络；62为内插系数为I的失调平均和内插共享电阻网络。
【具体实施方式】
[0024]下面结合附图对本发明提出的失调平均和内插共享电阻网络结构和采用该技术的高带宽、低功耗折叠内插模数转换器结构进行详细说明。
[0025]失调平均和内插共享电阻网络结构如图6所示，该结构由:分裂后的失调平均电阻Ra55、折叠器输入差分对56、57、59,以及折叠器电阻负载60、第i级折叠器58和第i+1级折叠器61构成。在该结构中原始的失调平均电阻Ra分裂为两个相等的Ra，从而实现2倍内插操作产生内插信号FP—。和FN—。，初始信号Fp a和Fn a以及Fp b和Fn b直接输出。采用该技术后，失调平均电阻和内插电阻共用一套电阻网络，并且折叠内插电路结构中只有失调平均电阻网络不存在其它任何独立的无源和有源内插电路模块。失调平均和内插共享同一组电阻网络，消除了内插电阻对于失调平均电阻的影响，省略了其它有源内插电路模块降低了功耗。此外，该技术可以延伸到内插系数为I的失调平均和内插共享电阻网络，如图7所示的是内插系数为I的失调平均和内插共享电阻网络示意图，该图中原始失调平均电阻Ra分裂为I等份的Ra，每一份Ra之间抽头作为内插信号输出，从而实现内插系数为I的信号内插操作。
[0026]本发明提出的采用失调平均和内插共享电阻网络的高带宽、低功耗折叠内插模数转换器结构是由:单一跟踪保持电路17、参考电压电阻串18、预放大电路阵列19、预放大器输出端失调平均和内插共享电阻网络20、N级折叠系数为F的折叠电路级21、23、25，以及N级内插系数为I的失调平均与内插共享电阻网络22、24、26，比较器阵列电路模块27、数字编码电路模块28和二进制数字码输出驱动电路模块29构成。该结构较传统折叠内插模数转换器结构而言:1、失调平均和内插共享网络应用于预放大阵列输出端，使得预放大阵列中预放大器的数目由传统的Np个，减少为(NP/I)个，降低模数转换器的功耗；2、失调平均和内插共享电阻网络应用于每级折叠器输出端，简化折叠内插信号路径的级联带宽设计，有利于折叠内插模数转换器高带宽设计。
[0027]该结构的基本工作原理为:
(I)模拟输入信号经过单一跟踪保持电路17得到保持信号。
[0028](2)保持信号与参考电压电阻串18产生的参考电平作为预放大电路阵列19的输入信号，预放大电路的输出为保持信号与参考电平之间的差值放大信号，预放大电路的输出信号通过预放大器输出端失调平均和内插共享电阻网络20产生第一级折叠电路21的输入信号，其中，每个((NPXI)/F)-1个输出取一个输出连接到比较器阵列27，一共QCtl个输出信号直接成为比较器阵列27的输入信号。
[0029](3)第一级折叠系数为F的折叠器阵列21的数目为((NpX I)/F),其输入信号为预放大电路阵列19通过预放大器输出端失调平均和内插共享电阻网络20产生的输出信号，第一级折叠电路的输出信号通过内插系数为I的失调平均与内插共享电阻网络产生((NpXI2VF)个信号作为第二级折叠系数为F的折叠器阵列23的输入，其中每隔((NpXI2VF2)-1个输出取一个输出连接到比较器阵列27，一共QC1个输出信号直接成为比较器阵列27的输入信号。
[0030](4)第二级折叠系数为F的折叠器阵列23的数目为((NpXI2)/F2)，其输入信号为第一级折叠电路的输出信号通过内插系数为I的失调平均与内插共享电阻网络产生的。第二级折叠电路的输出信号通过内插系数为I的失调平均与内插共享电阻网络产生((NpXI3VF2)个信号作为第三级折叠系数为F的折叠器阵列的输入，其中每隔((NpXI3)/F3) -1个输出取一个输出连接到比较器阵列27，一共QC2个输出信号直接成为比较器阵列27的输入信号。
[0031](5)依此类推，第N-1级折叠电路的输出信号通过内插系数为I的失调平均和内插共享电阻网络产生第N级折叠系数为F的折叠器电路25的输入信号，第N级折叠电路25的输出信号通过内插系数为I的失调平均和内插共享电阻网络产生输出信号，连接到比较器阵列27。
[0032](6)比较器27的输出信号经过编码电路28的编码后，得到模数转换器的二进制输出码29。
[0033]本发明提出的失调平均和内插共享电阻网络，失调平均电阻和内插电阻共用一套电阻网络，并且折叠内插电路结构中只有失调平均电阻网络不存在其它任何独立的无源和有源内插电路模块。失调平均和内插共享同一组电阻网络，消除了内插电阻对于失调平均电阻的影响，省略了其它有源内插电路模块降低了功耗。
[0034]此外，本领域的技术人员可以根据本发明中失调平均和内插共享电阻网络设计理念采用其它相似类型的共享电阻网络变形，应用于折叠内插模数转换器，因此倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明包含这些改动和变型。
【权利要求】
1.一种采用失调平均和内插共享电阻网络的折叠内插模数转换器，其特征在于:由单一跟踪保持电路(17)、参考电压电阻串(18)、预放大电路阵列(19)、预放大器输出端的失调平均和内插共享电阻网络(20)、N级折叠系数为F的折叠电路级(21、23、25)、N级内插系数为I的失调平均与内插共享电阻网络(22、24、26)、比较器阵列电路模块(27)、数字编码电路模块(28)和二进制数字码输出驱动电路模块(29)； 其中，所述失调平均和内插共享电阻网络包括:分裂后的失调平均电阻&(62)、折叠器输入差分对(63、64、65)、折叠器电阻负载(66)、第i级折叠器(67)和第i+Ι级折叠器(68);其中，原始失调平均电阻Ra分裂为I等份的Ra，从而实现内插系数为I的信号内插操作，即实现I倍内插操作，产生内插信号Fp c和Fn c ； 该失调平均和内插共享电阻网络位于预放大阵列输出端，假设初始过零点的数目为Np,传统的预放大电路阵列的数目为NP，则预放大电路阵列的数目为Np/I ； 该失调平均和内插共享电阻网络位于第一级折叠系数为F的折叠电路模块的输出端，第一级折叠电路模块中折叠电路的数目为NP/F ； 每一级的折叠器电路的输出端都有失调平均和内插共享电阻网络，第二级折叠电路模块中折叠电路的数目为(NpX I) /F2，第N级折叠电路模块中折叠电路的数目为(NpXIm) /Fn。
2.根据权利要求1所述的折叠内插模数转换器，其特征在于:模拟输入信号首先由单一栅压自举开关将信号采样到固定的保持电容上；保持信号与参考电压电阻串产生的参考电平作为预放大电路的输入信号，预放大电路的输出为保持信号与参考电平之间的差值放大信号，通过失调平均和内插共享电阻网络产生第一级折叠器电路所需要的初始过零点信号；初始过零点信号一部分输入到第一级折叠电路中，其中一些初始过零点信号直接成为比较器的输入信号进行粗子量化；第一级折叠电路的输出信号通过失调平均和内插共享电阻网络产生第二级折叠电路的输入信号；同样，第一级折叠电路的一些输出信号直接成为比较器的输入信号，进行粗子量化；依此类推，第N-1级折叠电路的输出信号通过失调平均和内插共享电阻网络产生作为第N级折叠电路的输入信号，其中一些输出信号直接成为比较器的输入信号，进行粗子量化；第N级折叠电路的输出信号通过失调平均和内插共享电阻网络产生比较器的输入信号，进行细子量化；比较器的输出信号经过数字编码电路的编码后，得到模数转换器的二进制输出码通过二进制数字码驱动电路输出。
【文档编号】H03M1/12GK104333384SQ201410638509
【公开日】2015年2月4日 申请日期:2014年11月13日 优先权日:2014年11月13日
【发明者】任俊彦, 王明硕, 陈勇臻, 刘文娟, 冯泽民, 叶凡, 许俊, 李宁 申请人:复旦大学