基于fpga的梳状谱发生器的制造方法
【专利摘要】本实用新型为基于FPGA的梳状谱发生器，解决巳有模拟梳状谱发生器存在的灵活性差，可生产性差及体积较大的问题，FPGA芯片（1）的输出依次经数模转换器（2）、低通滤波器（3）、混频器（5）、带通滤波器（6）、放大器（7）与带通滤波器（8）连接，带通滤波器（8）与天线连接,本振(4)与混频器（5）连接。
【专利说明】基于FPGA的梳状谱发生器
[0001]【技术领域】:
[0002]本实用新型涉及电子通讯干扰机的梳状谱发生器。
[0003]【背景技术】:
[0004]目前市场上的梳状谱发生器是基于模拟电路的，存在以下问题:
[0005]1.灵活性较差；
[0006]2.电路复杂，可生产性差；
[0007]3.体积较大。
[0008]实用新型内容:
[0009]本实用新型的目的是提供一种灵活性好、梳状谱的生成灵活可调，修改调试方便，可生产性高，体积小的基于FPGA的数字梳状谱发生器。
[0010]本实用新型的目的是这样实现的:
[0011]基于FPGA的梳状谱发生器，FPGA芯片I的输出依次经数模转换器2、低通滤波器
3、混频器5、带通滤波器6、放大器7与带通滤波器8连接，带通滤波器8与天线连接。本振4与混频器5连接。
[0012]本实用新型基于数字信号处理技术，利用了最新超大规模集成电路的高速高容量和高速D/A的发展结合快速FFT算法实现了灵活可调的梳状谱发生器。FPGA程序采用verlog hdl语言设计，修改调试方便。整个系统结构简单，核心都位于FPGA程序内部，一旦设计完成，生产过程无需调试，可生产性高；同时可以以IP模块的方式与其它模块集成到同一个FPGA。本实用新型具有灵活性好、梳状谱的生成灵活可调，可生产性高、体积小等诸多技术优点。
[0013]【专利附图】
【附图说明】:
[0014]图1本实用新型的电路原理图
[0015]【具体实施方式】:
[0016]本实用新型的FPGA芯片I (XC6VLX240T — 2FF784I)的内部有参数配置模块连接IFFT模块，其输出端口顺次连接数模转换器2(AD9726BSVZ)、低通滤波器3(LFCN — 225+)、本振 4 (AD4360— 3)和混频器 5 (LT5578IUH)、带通滤波器 6 (CAF457C1950P100A)、放大器7 (AH118)、低通滤波器8 (LFCN —1000+)。其中数模转换器2的时钟速率为400M。
[0017]本实用新型的梳状谱发生器的FPGA芯片I包括参数配置模块、IFFT模块，其中参数配置模块的输入端接收配置参数，包括确定梳状谱的起始频率，间隔频率等，确定哪些子载波有效，其输出端连接IFFT模块的输入端，IFFT模块包括2的N次方个子载波，由输入确定哪些子载波有效，则IFFT输出信号即为包含多个子载波的梳状谱数字信号，IFFT的输出通过数模转换器2输出模拟梳状谱信号，数模转换器2的时钟为400MHz，因此输出信号为O?200MHz的模拟梳状谱信号，数模转换器2输出端所接滤波器取出有用的信号，再通过混频器把梳状谱信号的频段变到工作频段。
[0018]本实用新型的梳状谱发生器模块基于数字信号处理技术，利用了最新超大规模集成电路的高速高容量和高速D/A的发展结合快速FFT算法实现了灵活可调的梳状谱发生器。FPGA程序采用verlog hdl语言设计，修改调试方便。整个系统结构简单，核心都位于FPGA程序内部，一旦设计完成，生产过程无需调试，可生产性高；同时可以以IP模块的方式与其它模块集成到同一个FPGA。
【权利要求】
1.基于FPGA的梳状谱发生器，其特征在于FPGA芯片(I)的输出依次经数模转换器(2)、低通滤波器(3)、混频器(5)、带通滤波器(6)、放大器(7)与带通滤波器(8)连接，带通滤波器(8)与天线连接，本振(4)与混频器(5)连接。
【文档编号】H03K3/02GK203691364SQ201420013782
【公开日】2014年7月2日 申请日期:2014年1月10日 优先权日:2014年1月10日
【发明者】谢宁川 申请人:成都九洲迪飞科技有限责任公司