升降压恒流电路的制作方法
【专利摘要】本实用新型一种升降压恒流电路，包括恒流控制IC，所述恒流控制IC的VDD引脚连接电压输入端VIN，所述恒流控制IC的VSS引脚接芯片地，所述恒流控制IC的DRV引脚是输出端，用以控制S1的导通与断开，输出负载与C1并联，然后与L1、D1和R1相串联构成一闭合回路，所述R1连接于所述恒流控制IC的VCS引脚与所述VDD引脚之间或所述VCS引脚与所述VSS引脚之间。本实用新型的升降压恒流电路，能够在输入电压非常宽的情况下，实现系统恒流控制。
【专利说明】
升降压恒流电路
技术领域
[0001]本实用新型属于恒流电路技术领域，具体涉及一种升降压恒流电路。
【背景技术】
[0002]升降压恒流电路常用于LED驱动，在这类应用中输入电压范围较宽，而输出电压在输入电压最小值与最大值之间，常用的降压电路或升压电路不能满足宽输入电压范围要求，必须使用升降压结构。图1是传统的升降压型恒流电路;其具有电路结构简单，外围元件少等优点。然而在某些情况下，上述电路有一个缺点:即要求恒流控制IC的耐压大于等于输入电压VIN。在某些应用场合，输入电压可能很高，则难以用常见工艺实现这样的恒流控制1C。此外这种采样对布局比较敏感。另外，在输入或输出电压变化范围较宽时，系统的稳定性实现较复杂，如果恒流控制IC内部补偿则需要占用大的芯片面积，如果恒流控制IC外部补偿则需增加外围元器件从而增加成本。图2是图1的输出电流采样电路。图3是图2的采样电阻Rl两端电压波形示意图(VRCS1是采样电阻Rl两端电压波形，其波形较平滑是因为采样电路包含在输出电容环路之内，被滤波了)。
【实用新型内容】
[0003]本实用新型的目的在于提供一种升降压恒流电路，能够在输入电压非常宽的情况下，实现系统恒流控制。
[0004]本实用新型一种升降压恒流电路，包括恒流控制1C，所述恒流控制IC的VDD引脚连接电压输入端VIN，所述恒流控制IC的VSS引脚接芯片地，所述恒流控制IC的DRV引脚是输出端，用以控制SI的导通与断开，输出负载与Cl并联，然后与L1、D1和Rl相串联构成一闭合回路，所述Rl连接于所述恒流控制IC的VCS引脚与所述VDD引脚之间或所述VCS引脚与所述VSS引脚之间。
[0005]优选地，当所述Rl连接于所VCS引脚与所述VDD引脚之间时，所述LI和所述Dl之间通过SI接芯片地，电压输入端VIN通过第二电容接地。
[0006]优选地，当所述Rl连接于所述VCS引脚与所述VSS引脚之间时，所述恒流控制IC的VDD引脚通过供电电路连接电压输入端VIN，电压输入端VIN通过SI接芯片地，所述VCS引脚通过所述Rl接芯片地，所述LI和所述输出负载之间接地。
[0007 ] 优选地，所述VCS弓I脚和所述Rl之间连接有LPF。
[0008]优选地，所述LPF设置于所述恒流控制IC内部。
[0009]优选地，所述LPF为RC滤波器。
[0010]优选地，所述输出负载为LED。
[0011]优选地，所述SI为NMOS或NPN三极管。
[0012]—种根据上述升降压恒流电路的输出电流采样方法，在SI导通阶段，输入电源经SI对LI充电，Dl处于截止状态，Rl两端电压为零;在SI断开阶段，恒流控制IC检测Rl两端电压，将检测到的Rl两端电压与恒流控制IC内部基准电压比较，并控制SI的占空比，使所述升降压恒流电路趋向稳态。
[0013]本实用新型的优点在于:
[0014]I)系统响应非常快，且电流环路的响应不与输出电容相关；
[0015]2)系统非常容易稳定，因为输出电容在电流控制环路内无极点贡献，环路补偿电路设计简单；
[0016]3)电路结构中的恒流控制IC的电源工作电压可以很低，只需足够驱动开关SI即可，因此可以用低压工艺实现高压控制，具有极高的性价比优势；
[0017]4)采用本实用新型的升降压恒流电路，能够在输入电压非常宽的情况下，实现系统恒流控制。
【附图说明】
[0018]为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图只是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1是传统升降压恒流电路。
[0020]图2是图1的输出电流采样电路。
[0021]图3是图2的采样电阻Rl两端电压波形示意图。
[0022]图4是本实用新型第一种升降压恒流电路。
[0023]图5是图4的输出电流采样电路。
[0024]图6是本实用新型第二种升降压恒流电路。
[0025]图7是图6的输出电流采样电路。
[0026]图8是图4和图6的采样电阻Rl两端电压波形示意图。
[0027]图9是本实用新型第二种升降压恒流电路的供电电路实施例。
【具体实施方式】
[0028]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例只用以解释本实用新型，并不用于限定本实用新型。
[0029]需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
[0030]还需要说明的是，本实用新型实施例中的左、右、上、下等方位用语，仅是互为相对概念或是以产品的正常使用状态为参考的，而不应该认为是具有限制性的。
[0031]本发放实施例一，如图4和图5所示，一种升降压恒流电路，包括恒流控制IC(集成电路芯片)，恒流控制IC的VDD引脚接电压输入端VIN，恒流控制IC的VSS引脚接芯片地，恒流控制IC的DRV引脚是输出端，用以控制SI(开关)的导通与断开。恒流控制IC的VCS引脚经Rl(采样电阻)至恒流控制IC的VDD引脚。LED、C1(电容)、R1、L1(电感)和Dl (续流二极管)形成放电回路(LED与Cl并联)儿1和Dl之间通过SI (开关)接芯片地。电压输入端VIN通过第二电容接地。
[0032]升降压恒流电路工作原理:在SI导通阶段，输入电源经SI对LI (电感)充电，此阶段Dl(续流二极管)处于截止状态，Rl(采样电阻)两端电压为零;在SI断开阶段，恒流控制IC检测Rl(采样电阻)两端电压，将检测到的Rl(采样电阻)两端电压与恒流控制IC内部基准电压比较，并控制SI(开关)的占空比，使本实用新型升降压恒流电路趋向稳态。在稳态时，Rl两端电压与恒流控制IC内部基准电压相等，从而实现输出恒流控制。
[0033]本实用新型实施例二，如图6和图7所示，一种升降压恒流电路，包括恒流控制IC(集成电路芯片)，恒流控制IC的VDD是芯片电源引脚，VDD通过供电电路连接到电压输入端VIN(供电电路给恒流控制IC供电)，恒流控制IC的VSS引脚接芯片地，电压输入端VIN通过SI(开关)接芯片地，恒流控制IC的DRV引脚是输出端，用以控制SI(开关)的导通与断开，恒流控制IC的VCS引脚是采样电压输入端，VCS引脚通过LPF(低通滤波器)，再通过Rl(采样电阻)接芯片地。R1、L1 (电感)、LED(此处仅以LED表示输出负载，也可以是其他负载)、C1 (电容)和Dl (续流二极管)成放电回路(LED与Cl并联)儿1和LED之间接地。升降压恒流电路工作原理:在SI导通阶段，输入电源经SI对LI(电感)充电，此阶段Dl (续流二极管)处于截止状态，Rl(采样电阻)两端电压为零;在SI断开阶段，L1、LED、C1经Dl和Rl形成放电回路(LED与Cl并联)；恒流控制IC检测Rl(采样电阻)两端电压，将检测到的Rl(采样电阻)两端电压与恒流控制IC内部基准电压比较，并控制SI(开关)的占空比，使本实用新型升降压恒流电路趋向稳态。在稳态时，Rl两端电压与恒流控制IC内部基准电压相等，从而实现输出恒流控制。
[0034]S1 (开关)可以是NM0s或者NPN三极管等。
[0035]LPF(低通滤波器)可以由简单的RC滤波器构成。
[0036]LPF也可包含在恒流控制IC内部，此种情况下，无需在外部接LPF，S卩X节点直接与VCS引脚相连。
[0037]如图8所示，为图4和图6的采样电阻Rl两端电压波形示意图(VRCS2是采样电阻Rl两端电压波形，其波形是脉冲状，在DRV为高电平期间采样电阻Rl两端电压为零，在DRV为低电平期间采样电阻Rl两端电压波形与电感电流在TOFF期间波形成比例)。
[0038]本实用新型实施例三，与实施例二不同的是，VCS通过RI(采样电阻)直接接芯片地，去除了 LPF，可以用于恒流控制IC内部运放的线性输入范围足够宽时。
[0039]第二种升降压恒流电路的供电电路实施例，如图9所示，供电电路包括R2(启动电阻)、C2 (电容)和D2 (二极管)；在启动阶段，R2对C2充电。系统开关期间，在LI (电感)电流处于放电状态时，通过D2，C2 (电容)在VDD引脚对恒流控制IC的充电，从而实现对恒流控制IC(集成电路芯片)供电。
[0040]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换或改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种升降压恒流电路，其特征在于:包括恒流控制1C，所述恒流控制IC的VDD引脚连接电压输入端VIN，所述恒流控制IC的VSS引脚接芯片地，所述恒流控制IC的DRV引脚是输出端，用以控制SI的导通与断开，输出负载与Cl并联，然后与L1、D1和Rl相串联构成一闭合回路，所述Rl连接于所述恒流控制IC的VCS引脚与所述VDD引脚之间或所述VCS引脚与所述VSS引脚之间。2.根据权利要求1所述的升降压恒流电路，其特征在于:当所述Rl连接于所VCS引脚与所述VDD引脚之间时，所述LI和所述Dl之间通过SI接芯片地，电压输入端VIN通过第二电容接地。3.根据权利要求1所述的升降压恒流电路，其特征在于:当所述Rl连接于所述VCS引脚与所述VSS引脚之间时，所述恒流控制IC的VDD引脚通过供电电路连接电压输入端VIN，电压输入端VIN通过SI接芯片地，所述VCS引脚通过所述Rl接芯片地，所述LI和所述输出负载之间接地。4.根据权利要求3所述的升降压恒流电路，其特征在于:所述VCS引脚和所述Rl之间连接有LPF。5.根据权利要求4所述的升降压恒流电路，其特征在于:所述LPF设置于所述恒流控制IC内部。6.根据权利要求4所述的升降压恒流电路，其特征在于:所述LPF为RC滤波器。7.根据权利要求1所述的升降压恒流电路，其特征在于:所述输出负载为LED。8.根据权利要求1所述的升降压恒流电路，其特征在于:所述SI为NMOS或NPN三极管。
【文档编号】H05B33/08GK205726570SQ201620581099
【公开日】2016年11月23日
【申请日】2016年6月14日
【发明人】李永红
【申请人】深圳欧创芯半导体有限公司, 李永红