本发明涉及集成电路技术领域,尤其涉及到三态门电路。
背景技术:
集成电路中三态门电路是常见电路,性能的不稳定直接影响到芯片功能,甚至会出现状态出错。为了使得输出状态更稳定,设计了防止出错的三态门电路。
技术实现要素:
本发明旨在解决现有技术的不足,提供一种稳定性更高的三态门电路。
三态门电路,包括第一反相器、第一与非门、第二反相器、第三反相器、第二与非门、第四反相器、第一nmos管和第二nmos管:
所述第一反相器的输入端接输入端a,输出端接所述第一与非门的一输入端和所述第二与非门的一输入端;所述第一与非门的一输入端接所述第一反相器的输入端和所述第二与非门的一输入端,另一输入端接输入端b,输出端接所述第二反相器的输入端;所述第二反相器的输入端接所述第一与非门的输出端,输出端接所述第一nmos管的栅极;所述第三反相器的输入端接输入端b,输出端接所述第二与非门的一输入端,输出端接所述第四反相器的输入端;所述第二与非门的一输入端接所述第一反相器的输出端和所述第一与非门的一输入端,另一输入端接所述第三反相器的输出端,输出端接所述第四反相器的输入端;所述第四反相器的输入端接所述第二与非门的输出端,输出端接所述第二nmos管的栅极;所述第一nmos管的栅极接所述第二反相器的输出端,漏极接电源电压vcc,源极接所述第二nmos管的漏极并作为三态门电路的输出端out;所述第二nmos管的栅极接所述第四反相器的输出端,漏极接所述第一nmos管的源极并作为三态门电路的输出端out,源极接地。
当三态门电路的输入端a为低电平时,输入端b为低电平时,所述第一nmos管的栅极为低电平,所述第二nmos管的栅极为高电平,三态门电路的输出端out为低电平;当三态门电路的输入端a为低电平时,输入端b为高电平时,所述第一nmos管的栅极为高电平,所述第二nmos管的栅极为低电平,三态门电路的输出端out为高电平;三态门电路的输入端a为高电平时,输入端b为低电平时,所述第一nmos管的栅极为低电平,所述第二nmos管的栅极为低电平,三态门电路的输出端out为高阻态;三态门电路的输入端a为高电平时,输入端b为高电平时,所述第一nmos管的栅极为低电平,所述第二nmos管的栅极为低电平,三态门电路的输出端out为高阻态。
附图说明
图1为本发明的三态门电路的电路图。
具体实施方式
以下结合附图对本发明内容进一步说明。
三态门电路,如图1所示,包括第一反相器10、第一与非门20、第二反相器30、第三反相器40、第二与非门50、第四反相器60、第一nmos管70和第二nmos管80:
所述第一反相器10的输入端接输入端a,输出端接所述第一与非门20的一输入端和所述第二与非门50的一输入端;所述第一与非门20的一输入端接所述第一反相器10的输入端和所述第二与非门50的一输入端,另一输入端接输入端b,输出端接所述第二反相器30的输入端;所述第二反相器30的输入端接所述第一与非门20的输出端,输出端接所述第一nmos管70的栅极;所述第三反相器40的输入端接输入端b,输出端接所述第二与非门50的一输入端,输出端接所述第四反相器60的输入端;所述第二与非门50的一输入端接所述第一反相器10的输出端和所述第一与非门20的一输入端,另一输入端接所述第三反相器40的输出端,输出端接所述第四反相器60的输入端;所述第四反相器60的输入端接所述第二与非门50的输出端,输出端接所述第二nmos管80的栅极;所述第一nmos管70的栅极接所述第二反相器30的输出端,漏极接电源电压vcc,源极接所述第二nmos管80的漏极并作为三态门电路的输出端out;所述第二nmos管80的栅极接所述第四反相器60的输出端,漏极接所述第一nmos管70的源极并作为三态门电路的输出端out,源极接地。
当三态门电路的输入端a为低电平时,输入端b为低电平时,所述第一nmos管70的栅极为低电平,所述第二nmos管80的栅极为高电平,三态门电路的输出端out为低电平;当三态门电路的输入端a为低电平时,输入端b为高电平时,所述第一nmos管70的栅极为高电平,所述第二nmos管80的栅极为低电平,三态门电路的输出端out为高电平;三态门电路的输入端a为高电平时,输入端b为低电平时,所述第一nmos管70的栅极为低电平,所述第二nmos管80的栅极为低电平,三态门电路的输出端out为高阻态;三态门电路的输入端a为高电平时,输入端b为高电平时,所述第一nmos管70的栅极为低电平,所述第二nmos管80的栅极为低电平,三态门电路的输出端out为高阻态。
对上述所提供的实施方式的说明,仅是本发明的优选实施方式的说明,对本技术领域的技术人员来说能够根据以上说明进行实现或使用本发明。应当指出,对于本技术领域的技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,任何不超出本发明实质精神范围内的发明创造,应视为本发明的保护范围。