一种三态门电路的制作方法

本发明涉及集成电路技术领域，尤其涉及到三态门电路。

背景技术：

现有技术的三态门电路，需要门电路多，管子多，所占芯片面积大。

技术实现要素：

本发明旨在解决现有技术的不足，提供一种所需管子少的三态门电路。

一种三态门电路，包括第一与非门、第一反相器、第二反相器、第一nmos管和第二nmos管：

所述第一与非门的一输入端接输入端b，另一输入端接输入端b，输出端接所述第一反相器的输入端；所述第一反相器的输入端接所述第一与非门的输出端，输出端接所述第一nmos管的栅极；所述第二反相器的输入端接输入端a，输出端接所述第二nmos管的栅极；所述第一nmos管的栅极接所述第一反相器的输出端，漏极接电源电压vcc，源极接所述第二nmos管的漏极并作为三态门的输出端out；所述第二nmos管的栅极接所述第二反相器的输出端，漏极接所述第一nmos管的源极并作为三态门的输出端out，源极接地。

当三态门的输入端a为低电平时，输入端b为低电平时，所述第一nmos管的栅极为低电平，所述第二nmos管的栅极为高电平，三态门的输出端out为低电平；当三态门的输入端a为高电平时，输入端b为低电平时，所述第一nmos管的栅极为低电平，所述第二nmos管的栅极为高电平，三态门的输出端out为低电平；三态门的输入端a为高电平时，输入端b为低电平时，所述第一nmos管的栅极为低电平，所述第二nmos管的栅极为低电平，三态门的输出端out为高阻态；三态门的输入端a为高电平时，输入端b为高电平时，所述第一nmos管的栅极为高电平，所述第二nmos管的栅极为低电平，三态门的输出端out为高电平。

附图说明

图1为本发明的三态门电路的电路图。

具体实施方式

以下结合附图对本发明内容进一步说明。

一种三态门电路，如图1所示，包括第一与非门10、第一反相器20、第二反相器30、第一nmos管40和第二nmos管50：

所述第一与非门10的一输入端接输入端b，另一输入端接输入端b，输出端接所述第一反相器20的输入端；所述第一反相器20的输入端接所述第一与非门10的输出端，输出端接所述第一nmos管40的栅极；所述第二反相器30的输入端接输入端a，输出端接所述第二nmos管50的栅极；所述第一nmos管40的栅极接所述第一反相器20的输出端，漏极接电源电压vcc，源极接所述第二nmos管50的漏极并作为三态门的输出端out；所述第二nmos管50的栅极接所述第二反相器30的输出端，漏极接所述第一nmos管40的源极并作为三态门的输出端out，源极接地。

当三态门的输入端a为低电平时，输入端b为低电平时，所述第一nmos管40的栅极为低电平，所述第二nmos管50的栅极为高电平，三态门的输出端out为低电平；当三态门的输入端a为高电平时，输入端b为低电平时，所述第一nmos管40的栅极为低电平，所述第二nmos管50的栅极为高电平，三态门的输出端out为低电平；三态门的输入端a为高电平时，输入端b为低电平时，所述第一nmos管40的栅极为低电平，所述第二nmos管50的栅极为低电平，三态门的输出端out为高阻态；三态门的输入端a为高电平时，输入端b为高电平时，所述第一nmos管40的栅极为高电平，所述第二nmos管50的栅极为低电平，三态门的输出端out为高电平。

对上述所提供的实施方式的说明，仅是本发明的优选实施方式的说明，对本技术领域的技术人员来说能够根据以上说明进行实现或使用本发明。应当指出，对于本技术领域的技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，任何不超出本发明实质精神范围内的发明创造，应视为本发明的保护范围。