一种三态门的制作方法

本发明涉及集成电路技术领域，尤其涉及到三态门。

背景技术：

在集成电路中需要有电路的三个状态：高电平、低电平和高阻态；为了得到这三个状态设计了一种三态门。

技术实现要素：

本发明旨在解决现有技术的不足，提供一种三态门。

一种三态门，包括第一或非门、第一反相器、第一pmos管和第一nmos管：

所述第一或非门的一输入端接输入端a，另一输入端接输入端b，输出端接所述第一反相器的输入端；所述第一反相器的输入端接所述第一或非门的输出端，输出端接所述第一pmos管的栅极；所述第一pmos管的栅极接所述第一反相器的输出端，漏极接所述第一nmos管的漏极并作为三态门的输出端out，源极接电源电压vcc；所述第一nmos管的栅极接输入端b，漏极接所述第一pmos管的漏极并作为三态门的输出端out，源极接地。

当三态门的输入端b为高电平时，输入端a为高电平或低电平时，所述第一pmos管的栅极为高电平，所述第一nmos管的栅极为高电平，三态门的输出端out为低电平；当三态门的输入端b为低电平时，输入端a为低电平时，所述第一pmos管的栅极为低电平，所述第一nmos管的栅极为低电平，三态门的输出端out为高电平；三态门的输入端b为低电平时，输入端a为高电平时，所述第一pmos管的栅极为高电平，所述第一nmos管的栅极为低电平，三态门的输出端out为高阻态。

附图说明

图1为本发明的三态门的电路图。

具体实施方式

以下结合附图对本发明内容进一步说明。

一种三态门，如图1所示，包括第一或非门10、第一反相器20、第一pmos管30和第一nmos管40：

所述第一或非门10的一输入端接输入端a，另一输入端接输入端b，输出端接所述第一反相器20的输入端；所述第一反相器20的输入端接所述第一或非门10的输出端，输出端接所述第一pmos管50的栅极；所述第一pmos管30的栅极接所述第一反相器20的输出端，漏极接所述第一nmos管40的漏极并作为三态门的输出端out，源极接电源电压vcc；所述第一nmos管40的栅极接输入端b，漏极接所述第一pmos管50的漏极并作为三态门的输出端out，源极接地。

当三态门的输入端b为高电平时，输入端a为高电平或低电平时，所述第一pmos管30的栅极为高电平，所述第一nmos管40的栅极为高电平，三态门的输出端out为低电平；当三态门的输入端b为低电平时，输入端a为低电平时，所述第一pmos管30的栅极为低电平，所述第一nmos管40的栅极为低电平，三态门的输出端out为高电平；三态门的输入端b为低电平时，输入端a为高电平时，所述第一pmos管30的栅极为高电平，所述第一nmos管40的栅极为低电平，三态门的输出端out为高阻态。

技术特征：

技术总结
本发明公开了一种三态门。一种三态门包括第一或非门、第一反相器、第一PMOS管和第一NMOS管。当三态门的输入端B为高电平时，输入端A为高电平或低电平时，第一PMOS管的栅极为高电平，第一NMOS管的栅极为高电平，三态门的输出端OUT为低电平；当三态门的输入端B为低电平时，输入端A为低电平时，第一PMOS管的栅极为低电平，第一NMOS管的栅极为低电平，三态门的输出端OUT为高电平；三态门的输入端B为低电平时，输入端A为高电平时，第一PMOS管的栅极为高电平，第一NMOS管的栅极为低电平，三态门的输出端OUT为高阻态。

技术研发人员：孙殷
受保护的技术使用者：杭州展虹科技有限公司
技术研发日：2018.10.05
技术公布日：2019.03.22