一种衬底电位选择电路的制作方法

本发明涉及一种衬底电位选择电路，当芯片连接不当，或外部电路发生异常，造成输出端口电压高于电源端口电压时，该选择电路可保证功率管pmos的衬底处于芯片最高电位，防止衬底pn结正向导通发生漏电现象。

背景技术：

在模拟集成电路芯片(例如led驱动、负载开关)的设计中，其中涉及功率管的设计，该模块的设计是整个芯片系统至关重要的组成部分。在实际应用中，对于负载开关类产品，功率管及采样管的连接如图1，在正常情况下，集成电路芯片的输入电源电压高于输出端口电压，pmos功率管的衬底与源/漏端存在寄生二极管，该寄生二极管是反偏或零偏，不会存在大的漏电流。当电路连接不当，或输入电源突然掉电，输出端仍是高电平时，衬底与漏寄生二极管正向偏置，而衬底与源端连接，输出端通过衬底向芯片内部存在大的漏电流。当漏电流过大，会使芯片内部甚至电源烧毁。因此，需要一种电位选择电路，向pmos功率管的衬底提供芯片最高电位，避免存在大的漏电流。

技术实现要素：

本发明的目的是设计一种衬底电位选择电路，该电路可以在电路连接不当，输出端电压高于电源电压时，通过最高电位连接衬底，有效防止大漏电流倒灌入芯片内部，避免烧坏芯片。

本发明为解决上述问题设计了一种衬底电位选择电路，其技术方案是：

第一电阻r1、第二电阻r2、第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4、第五pmos管mp5、第六pmos管mp6、第一nmos管mn1、第二nmos管mn2、第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6、第七nmos管mn7、第八nmos管mn8、第一施密特触发器smt1、第一反相器inv1。第一电阻r1一端连接输入信号in，一端接第一pmos管的源极和第二、第四、第六、第八nmos管的栅极。第二电阻r2一端连接输出信号out，一端接第二pmos管的源极、第三pmos管的源极和第一、第三、第五、第七nmos管的栅极。第一pmos管的栅极连接第一pmos管的漏极、第二pmos管的栅极、第三pmos管的栅极和第一nmos管的漏极，第一nmos管的源极连接第三nmos管的漏极，第三nmos管的源极连接第五nmos管的漏极，第五nmos管的源极连接第七nmos管的漏极，第七nmos管的源极接地。第二pmos管漏极连接第四pmos管的漏极、第一施密特触发器的输入和第二nmos管的漏极，第二nmos管的源极连接第四nmos管的漏极，第四nmos管的源极连接第六nmos管的漏极，第六nmos管的源极连接第八nmos管的漏极，第八nmos管的源极接地。第三pmos管的漏极连接第四pmos管的源极，第四pmos管的栅极连接第一施密特触发器的输出、第一反相器的输入和第六pmos管的栅极，第一反相器的输出连接第五pmos管的栅极，第五pmos管的源极接输入信号in，衬底与漏极连接，第六pmos管的衬底与漏极连接，接第五pmos管的漏极，第六pmos管的源极与输出信号out连接，输出信号vdd1连接第五、第六pmos管的漏极。

上述的衬底电位选择电路中，第一施密特触发器为pmos管和nmos管构成的触发器，第一反相器为pmos管和nmos管构成的数字逻辑门。

上述的衬底电位选择电路中，输入信号in为芯片输入电源端信号，输出信号out为芯片输出端信号。

采用上述技术方案的效果是：由r1、r2、mp1、mp2、mn1、mn2、mn3、mn4、mn5、mn6、mn7、mn8构成自偏置的电压比较器，将输出端电压vout与输入电源端电压vin进行比较，比较后的电压经过施密特触发器和反相器控制第五、第六pmos管，选择最高电压输出。防止输入输出引脚反接时大的泄漏电流，流入芯片。

附图说明

图1为负载开关的采样电路结构示意图。

图2为本发明中实施例的具体结构示意图。

具体实施方式

在如图2所示的衬底电位选择电路中，r1、r2、mp1、mp2、mp3、mp4、mp5、mp6、mn1、mn2、mn3、mn4、mn5、mn6、mn7、mn8构成自偏置的电压比较器，其中mp1、mp2作为比较器输入对管，mn1～mn8构成比较器的有源负载，可串联多个nmos降低电压比较器的静态电流。电压比较器的输入信号为输入端信号in和输出端信号out。电压比较器的输出信号通过施密特触发器smt1和反相器inv1产生控制高低电平，mp3、mp4及施密特触发器smt1用于产生迟滞电压。mp5、mp6作为选择电路，接收施密特触发器smt1和反相器inv1输出的高低电平，用于选择in和out的最高电位作为功率管pmos的衬底电位。

在正常工作状态下，输入信号in电压值大于输出信号out电压值，通过r1、r2传递电压信号，a点电位高于b点电位，mn2、mn4、mn6、mn8管的栅极电位高于mn1、mn3、mn5、mn7管的栅极电位，此时流过mn2、mn4、mn6、mn8的瞬时电流大于流过mp2的电流，c点电位将被拉低，表现为低电平。通过施密特触发器smt1和反相器inv1，mp5的栅极为低电平，该管导通，mp6的栅极为高电平，该管关断。输入信号in电压通过mp5管传递到vdd1。

由mp5和mp6构成的选择电路，通过电压比较器对输入信号in和输出信号out的比较，控制mp5和mp6的工作状态。选择电路的输出信号vdd1连接功率pmos管的衬底，其寄生的衬底-漏二极管反偏，无泄漏电流通过寄生二极管从vdd1流向out端。

在电路连接不当的情况下，输入信号in电压值小于输出信号out电压值，a点电位低于b点电位，mn2、mn4、mn6、mn8管的栅极电位低于mn1、mn3、mn5、mn7管的栅极电位，此时流过mn2、mn4、mn6、mn8的瞬时电流小于流过mp2的电流，c点电位将被抬高，表现为高电平。通过施密特触发器smt1和反相器inv1，mp5的栅极为高电平，该管关断，mp6的栅极为低电平，该管导通。输出信号out电压通过mp6管传递到vdd1。同时d点为低电平，mp3、mp4管导通，产生翻转电压迟滞。

由mp5和mp6构成的选择电路，通过电压比较器对输入信号in和输出信号out的比较，控制mp5和mp6的工作状态。选择电路的输出信号vdd1连接功率pmos管的衬底，其寄生的衬底-漏二极管零偏，无泄漏电流通过寄生二极管从vdd1流向out端。

以上技术方案能够在输出端out电压高于输入端in电压时，保证功率pmos管寄生的二极管反偏，避免电流从输出端流向输入端。

本发明的内容和特点已揭示如上，前面叙述的电路结构仅仅是本领域的一种示例，可应用于任何pmos驱动电路中。

技术特征：

技术总结
本发明公开了一种衬底电位选择电路，其包含第一电阻、第二电阻、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第一施密特触发器、第一反相器。输入端IN电压信号和输出端OUT电压信号作用于第一电阻、第二电阻输入端，通过IN信号与OUT信号电压比较，产生控制高低电平，选择两者的高电压信号作为选择电路的输出信号。本方案可以在电路连接不当，输出端OUT电压高于输入端IN电压时，防止大的电流从OUT端流入IN端，从而保护芯片不会损坏。相比于传统保护方案具有结构简单、功耗小、保护性能好等特点。

技术研发人员：支知渊;姚和平;宋苗;闫苗苗
受保护的技术使用者：上海长园维安电子线路保护有限公司
技术研发日：2019.03.07
技术公布日：2019.05.14