一种基于FPGA的多通道DA信号同步装置的制作方法

本实用新型涉及一种信号同步装置，具体涉及一种基于fpga的多通道da信号同步装置及方法。

背景技术：

随着信号与信息处理技术的快速发展，多通道信号产生技术广泛应用于军事、工业、航空等领域。dds是“直接数字频率合成”的英文缩写，这是一种从相位概念出发，用给定的参考频率直接合成所需波形的技术。多通道da信号的产生，对其同步性的要求在不断提高。现有的多通道da信号同步应用中，硬同步方法主要采用独立的时钟芯片提供时钟，产生的dds数据也是独立产生然后送入da芯片。

da信号的同步关键有两点：一个是时钟的同步，另一个是产生dds信号的同步。采用独立时钟芯片提供时钟，时钟芯片上电以后不能确保每次时钟相位都固定，多块时钟芯片在进行反复上电以后各路时钟之间的相位差也会随之改变。由于多路dds信号的产生需要多块fpga芯片，独立运行的芯片由于启动的先后顺序不一致从而导致产生的dds数据不能确保在同一时间产生。

技术实现要素：

本实用新型所要解决的技术问题是如何实现发送的dds信号相位同步，目的在于提供一种基于fpga的多通道da信号同步装置及方法，解决dds信号相位同步的问题。本实用新型可用于高集成度、通道数多、相位精度要求高的多通道da信号相位同步领域。

本实用新型通过下述技术方案实现：

一种基于fpga的多通道da信号同步装置，包括：同步板和两个及以上dac板；

所述同步板上设置有第一fpga信号单元和第一时钟芯片信号单元；所述第一时钟芯片信号单元和第一fpga信号单元单向信号连接；

所述dac板上设有第二fpga信号单元、第二时钟芯片信号单元、两个及以上da芯片信号单元；所述第二时钟芯片信号单元与第二fpga信号单元单向信号连接；所述第二时钟芯片信号单元分别与两个及以上da芯片信号单元单向信号连接；所述两个及以上da芯片信号单元分别具有与对应的信号通道连接的一端；

所述第一fpga信号单元与第二fpga信号单元双向信号连接，用于信号握手交互；所述第一时钟芯片信号单元与第二时钟芯片信号单元单向信号连接。

进一步地，所述第一时钟芯片信号单元和第一fpga信号单元之间运行时钟频率为100mhz；所述第二时钟芯片信号单元与第二fpga信号单元之间运行时钟频率为100mhz或300mhz；所述第二时钟芯片信号单元分别与两个及以上da芯片信号单元之间的运行时钟频率为100mhz；所述第一时钟芯片信号单元与第二时钟芯片信号单元之间运行时钟频率为100mhz。

进一步地，所述第一时钟芯片和第二时钟芯片均使用同源时钟。

进一步地，所述第一时钟芯片和第二时钟芯片均为lmk04828时钟芯片。

进一步地，所述两个及以上da芯片信号单元为4个da芯片信号单元。

进一步地，所述两个及以上dac板信号单元为4个dac板信号单元。

进一步地，所述da芯片是dac9739芯片。

所有的时钟芯片都采用同源时钟。

本实用新型与现有技术相比，具有如下的优点和有益效果：

本实用新型设计采用fpga来实现多通道da芯片相位同步，在时钟和信号的产生步骤中均通过握手信号进行交互，确保每一个流程均完成以后再进入下一个流程。时钟芯片在配置完成以后相位有可能出现不稳的情况，本设计在lmk04828配置完成以后再自动进行一次sync操作确保每次上电后相位都能相对固定。

整个系统所有的时钟均是同源时钟，保证了芯片内和芯片间信号的处理能够同步进行。有效的避免了运行时钟的相位差异产生的问题，在同步板向dac板发送dds使能命令时能够保证在同一时间到达，最终实现发送的dds信号相位同步。

附图说明

此处所说明的附图用来提供对本实用新型实施例的进一步理解，构成

本技术：
的一部分，并不构成对本实用新型实施例的限定，在附图中：

图1为系统整体框架示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型作进一步的详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。

实施例

如图1所示，本设计采用采用fpga+lmk04828+dac9739架构实现多通道da信号的同步，信号在1ghz下误差精度可达到±5°。

本实用新型包括同步板和两个及以上dac板；同步板上设置有第一fpga信号单元和第一时钟芯片信号单元；所述第一时钟芯片信号单元和第一fpga信号单元单向信号连接；

dac板上设有第二fpga信号单元、第二时钟芯片信号单元、两个及以上da芯片信号单元；所述第二时钟芯片信号单元与第二fpga信号单元单向信号连接；所述第二时钟芯片信号单元分别与两个及以上da芯片信号单元单向信号连接；所述两个及以上da芯片信号单元分别具有与对应的信号通道连接的一端；

所述第一fpga信号单元与第二fpga信号单元双向信号连接，用于信号握手交互；所述第一时钟芯片信号单元与第二时钟芯片信号单元单向信号连接。

进一步地，所述第一时钟芯片信号单元和第一fpga信号单元之间运行时钟频率为100mhz；所述第二时钟芯片信号单元与第二fpga信号单元之间运行时钟频率为100mhz或300mhz；所述第二时钟芯片信号单元分别与两个及以上da芯片信号单元之间的运行时钟频率为100mhz；所述第一时钟芯片信号单元与第二时钟芯片信号单元之间运行时钟频率为100mhz。

第一时钟芯片和第二时钟芯片均使用同源时钟；进一步地，所述第一时钟芯片和第二时钟芯片均为lmk04828时钟芯片。

进一步地，所述两个及以上da芯片信号单元为4个da芯片信号单元。

进一步地，所述两个及以上dac板信号单元为4个dac板信号单元。

进一步地，所述da芯片是dac9739芯片。

所有的时钟芯片都采用同源时钟。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

技术特征：

1.一种基于fpga的多通道da信号同步装置，其特征在于，包括同步板和两个及以上dac板；

所述同步板上设置有第一fpga信号单元和第一时钟芯片信号单元；所述第一时钟芯片信号单元和第一fpga信号单元单向信号连接；

所述dac板上设有第二fpga信号单元、第二时钟芯片信号单元、两个及以上da芯片信号单元；所述第二时钟芯片信号单元与第二fpga信号单元单向信号连接；所述第二时钟芯片信号单元分别与两个及以上da芯片信号单元单向信号连接；所述两个及以上da芯片信号单元分别具有与对应的信号通道连接的一端；

所述第一fpga信号单元与第二fpga信号单元双向信号连接，用于信号握手交互；所述第一时钟芯片信号单元与第二时钟芯片信号单元单向信号连接。

2.根据权利要求1所述的一种基于fpga的多通道da信号同步装置，其特征在于，所述第一时钟芯片信号单元和第一fpga信号单元之间运行时钟频率为100mhz；所述第二时钟芯片信号单元与第二fpga信号单元之间运行时钟频率为100mhz或300mhz；所述第二时钟芯片信号单元分别与两个及以上da芯片信号单元之间的运行时钟频率为100mhz；所述第一时钟芯片信号单元与第二时钟芯片信号单元之间运行时钟频率为100mhz。

3.根据权利要求1所述的一种基于fpga的多通道da信号同步装置，其特征在于，所述第一时钟芯片和第二时钟芯片均使用同源时钟。

4.根据权利要求3所述的一种基于fpga的多通道da信号同步装置，其特征在于，所述第一时钟芯片和第二时钟芯片均为lmk04828时钟芯片。

5.根据权利要求1所述的一种基于fpga的多通道da信号同步装置，其特征在于，所述两个及以上da芯片信号单元为4个da芯片信号单元。

6.根据权利要求1所述的一种基于fpga的多通道da信号同步装置，其特征在于，所述两个及以上dac板信号单元为4个dac板信号单元。

7.根据权利要求1所述的一种基于fpga的多通道da信号同步装置，其特征在于，所述da芯片是dac9739芯片。

技术总结
本实用新型公开了一种基于FPGA的多通道DA信号同步装置，包括：同步板和两个及以上DAC板；所述同步板上设置有第一FPGA信号单元和第一时钟芯片信号单元；所述第一时钟芯片信号单元和第一FPGA信号单元单向信号连接；所述DAC板上设有第二FPGA信号单元、第二时钟芯片信号单元、两个及以上DA芯片信号单元；所述第二时钟芯片信号单元与第二FPGA信号单元单向信号连接；所述第二时钟芯片信号单元分别与两个及以上DA芯片信号单元单向信号连接；所述两个及以上DA芯片信号单元分别具有与对应的信号通道连接的一端；所述第一FPGA信号单元与第二FPGA信号单元双向信号连接，用于信号握手交互；所述第一时钟芯片信号单元与第二时钟芯片信号单元单向信号连接。

技术研发人员：陈晓红;邱越
受保护的技术使用者：四川鸿创电子科技有限公司
技术研发日：2020.04.03
技术公布日：2020.08.25