半导体存储装置的制作方法

本实施方式涉及一种半导体存储装置。

背景技术：

1、已知一种半导体存储装置，其具备经由多个贴合垫而连接的多个半导体芯片。

技术实现思路

1、本实施方式提供一种能够容易地判别贴合垫间的短路不良与存储器柱间的短路不良的半导体存储装置。

2、本实施方式的半导体存储装置具备第1芯片、第2芯片、及多个贴合垫。第1芯片具有在第1方向上积层的多个配线层、及在第1方向上贯通多个配线层的多个存储器柱。第2芯片具有半导体衬底、及设置在半导体衬底上的多个晶体管，且与第1芯片贴合。多个贴合垫设置在第1芯片与第2芯片的贴合面。多个贴合垫包含：第1贴合垫，将多个存储器柱中的第1存储器柱电连接于多个晶体管中的任一个晶体管；以及第2贴合垫，从第1方向观察时与第1贴合垫相邻，将多个存储器柱中的第2存储器柱电连接于多个晶体管中的任一个晶体管。从第1方向观察时，第2存储器柱不与第1存储器柱相邻。

技术特征：

1.一种半导体存储装置，具备：

2.根据权利要求1所述的半导体存储装置，其中所述第1芯片还包含多个位线，所述多个位线设置在所述多个存储器柱的下方，沿与所述第1方向交叉的第2方向延伸，且在与所述第1方向及所述第2方向交叉的第3方向上排列；

3.根据权利要求2所述的半导体存储装置，其中所述多个贴合垫是以各自所连接的位线之间排列所述多个位线中的7个以上的方式，在第3方向、及与所述第3方向相反的第4方向上依次配置。

4.根据权利要求2所述的半导体存储装置，其中所述多个贴合垫是以各自所连接的位线之间排列所述多个位线中的7个以上的方式，在第3方向上依次配置。

5.根据权利要求2所述的半导体存储装置，其中所述多个贴合垫分别经由第1介层插塞、配线层、及第2介层插塞而连接于所述多个位线中的任一位线，

6.根据权利要求1至5中任一项所述的半导体存储装置，其中所述第1芯片是包含存储单元阵列的阵列芯片，

7.一种半导体存储装置，具备：

技术总结
实施方式提供一种能够容易地判别贴合垫间的短路不良与存储器柱间的短路不良的半导体存储装置。本实施方式的半导体存储装置具备第1芯片、第2芯片、及多个贴合垫。第1芯片具有在第1方向上贯通多个配线层的多个存储器柱。第2芯片与第1芯片贴合。多个贴合垫设置在第1芯片与第2芯片的贴合面。多个贴合垫包含：第1贴合垫，将多个存储器柱中的第1存储器柱电连接于多个晶体管中的任一个晶体管；以及第2贴合垫，从第1方向观察时与第1贴合垫相邻，将多个存储器柱中的第2存储器柱电连接于多个晶体管中的任一个晶体管。从第1方向观察时，第2存储器柱不与第1存储器柱相邻。

技术研发人员：长谷川渓太,中塚圭祐
受保护的技术使用者：铠侠股份有限公司
技术研发日：
技术公布日：2024/1/15