本公开涉及半导体器件,并且更具体地,涉及包含电容器的半导体存储器装置。
背景技术:
1、半导体器件由于其小尺寸、多功能和低成本特性而已经成为电子工业中越来越流行的元件。半导体器件包括用于存储数据的半导体存储器装置、用于处理数据的半导体逻辑器件以及包括存储器和逻辑元件两者的混合半导体器件。
2、鉴于电子装置的高速和低功耗的最近趋势,电子装置中的半导体器件正在被开发以提供高操作速度和/或低操作电压。因此,存在对半导体器件的增加的集成密度的需要。然而,随着半导体器件的集成密度增大,半导体器件可能遭受电特性和产品良率的劣化。因此,正在进行许多研究以提高半导体器件的电特性和产品良率。
技术实现思路
1、本发明构思的实施例提供具有增加的电特性的半导体器件。
2、本发明构思的实施例提供能够以高产品良率制造的半导体器件。
3、根据本发明构思的实施例,一种半导体器件包括基底上的底部电极。在平面图中,支撑图案设置在底部电极之间。顶部电极覆盖底部电极和支撑图案。介电层设置在底部电极与顶部电极之间以及支撑图案与顶部电极之间。盖图案插置在底部电极与介电层之间以及支撑图案与介电层之间。盖图案覆盖支撑图案的侧表面的至少一部分,并且延伸以覆盖支撑图案的顶表面和底部电极的顶表面。
4、根据本发明构思的实施例,一种半导体器件包括基底上的底部电极。在平面图中,支撑图案设置在底部电极之间。顶部电极覆盖底部电极和支撑图案。介电层设置在底部电极与顶部电极之间以及支撑图案与顶部电极之间。盖图案插置在底部电极的顶表面与介电层之间以及支撑图案的顶表面与介电层之间。底部电极的顶表面置于比支撑图案的顶表面低的高度处。
5、根据本发明构思的实施例,一种半导体器件包括基底,基底包括有源图案。杂质区布置在有源图案中。字线设置在基底中。字线延伸以与有源图案交叉。位线设置在基底上。位线在与字线交叉的方向上延伸。存储节点接触件设置在基底上。存储节点接触件电连接到杂质区。接合垫电连接到存储节点接触件。底部电极电连接到接合垫。在平面图中,上支撑图案和下支撑图案设置在所述底部电极与相邻的底部电极之间。顶部电极覆盖所述底部电极和上支撑图案。介电层设置在所述底部电极与顶部电极之间以及上支撑图案与顶部电极之间。盖图案插置在所述底部电极的顶表面与介电层之间以及上支撑图案的顶表面与介电层之间。盖图案覆盖上支撑图案的侧表面的至少一部分,并且延伸以覆盖上支撑图案的顶表面和所述底部电极的顶表面。
1.一种半导体器件,包括:
2.如权利要求1所述的半导体器件,其中,盖图案包括相对于所述多个底部电极具有蚀刻选择性的材料。
3.如权利要求1所述的半导体器件,其中,盖图案包括相对于氧化硅具有蚀刻选择性的材料。
4.如权利要求1所述的半导体器件,其中,盖图案包括从氮化硅、多晶硅和sicn选择的至少一种材料。
5.如权利要求1所述的半导体器件,其中,盖图案的厚度在1nm至50nm的范围内。
6.如权利要求1所述的半导体器件,其中,所述多个底部电极和支撑图案与盖图案垂直地叠置。
7.如权利要求1所述的半导体器件,其中,所述多个底部电极中的每个具有柱形状。
8.如权利要求1所述的半导体器件,其中:
9.如权利要求1所述的半导体器件,其中,所述多个底部电极的顶表面置于比支撑图案的顶表面低的高度处。
10.如权利要求1至9中的任一项所述的半导体器件,其中,支撑图案与所述多个底部电极的侧表面直接接触。
11.如权利要求1至9中的任一项所述的半导体器件,其中,盖图案插置在介电层与支撑图案的顶表面之间以及介电层与所述多个底部电极的顶表面之间。
12.如权利要求1至9中的任一项所述的半导体器件,其中,盖图案覆盖支撑图案的整个侧表面。
13.如权利要求12所述的半导体器件,其中,所述多个底部电极的顶表面置于比支撑图案的底表面低的高度处。
14.如权利要求12所述的半导体器件,其中,支撑图案与所述多个底部电极垂直地间隔开。
15.一种半导体器件,包括:
16.如权利要求15所述的半导体器件,其中,所述多个底部电极的顶表面置于比支撑图案的底表面低的高度处。
17.如权利要求15所述的半导体器件,其中,盖图案覆盖支撑图案的侧表面的至少一部分。
18.如权利要求15至17中的任一项所述的半导体器件,其中,所述多个底部电极和支撑图案与盖图案垂直地叠置。
19.一种半导体器件,包括:
20.如权利要求19所述的半导体器件,其中,所述底部电极的顶表面置于比上支撑图案的顶表面低的高度处。