包括写入晶体管和读取晶体管的半导体器件的制作方法

本公开总体上涉及半导体器件，并且更具体地涉及包括写入晶体管和读取晶体管的半导体器件。

背景技术：

1、随着半导体存储器件的尺寸减小，在半导体存储器件中存储单元所占用的空间也减小。多种研究正在进行以在减小的空间中保持存储单元的集成度。

2、例如，在常规的dram器件的情况下，存储单元使用一个晶体管和一个电容器(1t-1c)结构，其中一个晶体管和一个电容器被电连接。近来，已经对通过减小电容器(其在存储单元中占用较大空间)的物理尺寸或通过省略电容器来减小存储单元的尺寸进行了研究。通过这些研究，有望出现实现更高单元密度的新的并改进的存储单元。

技术实现思路

1、根据本公开的实施方式的半导体器件可以包括在衬底之上彼此电连接的读取晶体管和写入晶体管。读取晶体管可以包括设置在衬底之上的平面上的读取沟道层、设置在读取沟道层之上的读取栅电介质层以及设置在读取栅电介质层之上的读取栅电极层。写入晶体管可以包括设置在读取栅电极层的一部分之上的写入沟道层、设置在写入沟道层的上表面上的写入位线、设置在写入沟道层的侧表面上的写入栅电介质层以及被设置成与写入栅电介质层相邻的写入字线。

2、根据本公开的另一个实施方式的半导体器件可以包括彼此相邻地被设置在衬底之上的第一单元半导体元件和第二单元半导体元件。第一单元半导体元件可以包括彼此电连接的第一读取晶体管和第一写入晶体管。第二单元半导体元件可以包括彼此电连接的第二读取晶体管和第二写入晶体管。第一读取晶体管的第一读取栅电极层和第二读取晶体管的第二读取栅电极层可以被设置成在与衬底的表面基本垂直的方向上彼此间隔开。第一写入晶体管的第一写入沟道层和第二写入晶体管的第二写入沟道层可以在与衬底的表面基本垂直的方向上设置在第一读取栅电极层和第二读取栅电极层之间。

技术特征：

1.一种半导体器件，其包括在衬底之上彼此电连接的读取晶体管和写入晶体管，

2.根据权利要求1所述的半导体器件，其中，所述读取沟道层、所述读取栅电介质层以及所述读取栅电极层设置在与所述衬底的表面基本平行的平面上。

3.根据权利要求1所述的半导体器件，其中，在与所述衬底的表面基本平行的横截面平面上，所述读取栅电极层的横截面面积大于所述写入沟道层的横截面面积。

4.根据权利要求1所述的半导体器件，其中，所述读取栅电极层、所述读取栅电介质层以及所述读取沟道层被设置成在与所述衬底的表面基本垂直的方向上彼此重叠。

5.根据权利要求1所述的半导体器件，其中，所述读取栅电介质层包括反铁电材料。

6.根据权利要求1所述的半导体器件，其中，所述读取栅电介质层包括具有高介电常数的顺电材料。

7.根据权利要求1所述的半导体器件，还包括读取字线和读取位线，所述读取字线和所述读取位线分别设置在所述读取沟道层的相对端并且在与所述衬底的表面基本平行的第一方向上延伸。

8.根据权利要求7所述的半导体器件，

9.根据权利要求8所述的半导体器件，其中，导电载体在所述读取沟道层中在所述第二方向上传导，以及所述导电载体在所述写入沟道层中在所述第三方向上传导。

10.一种半导体器件，其包括第一单元半导体元件和第二单元半导体元件，所述第一单元半导体元件和所述第二单元半导体元件彼此相邻地被设置在衬底之上，

11.根据权利要求10所述的半导体器件，其中，所述第一单元半导体元件和所述第二单元半导体元件彼此电隔离。

12.根据权利要求10所述的半导体器件，其中，所述第一写入沟道层和所述第二写入沟道层均在与所述衬底的表面基本垂直的所述方向上延伸。

13.根据权利要求10所述的半导体器件，

14.根据权利要求10所述的半导体器件，其中，所述第一读取栅电极层和所述第二读取栅电极层被设置成沿着与所述衬底的表面基本垂直的所述方向而彼此重叠。

15.根据权利要求10所述的半导体器件，

16.根据权利要求10所述的半导体器件，其中，在与所述衬底的表面基本平行的横截面上，所述第一读取栅电极层的横截面面积或者所述第二读取栅电极层的横截面面积大于所述第一写入沟道层的横截面面积和所述第二写入沟道层的横截面面积之和。

17.根据权利要求10所述的半导体器件，还包括：

18.根据权利要求10所述的半导体器件，

19.根据权利要求18所述的半导体器件，

20.根据权利要求19所述的半导体器件，还包括被设置成在所述第一方向上分别与所述第一单元半导体元件和所述第二单元半导体元件间隔开的第三单元半导体元件和第四单元半导体元件，

21.根据权利要求19所述的半导体器件，还包括被设置成在所述第二方向上分别与所述第一单元半导体元件和所述第二单元半导体元件间隔开的第三单元半导体元件和第四单元半导体元件，

22.根据权利要求19所述的半导体器件，还包括被设置成在所述第三方向上分别与所述第一单元半导体元件和所述第二单元半导体元件间隔开的第三单元半导体元件和第四单元半导体元件，

技术总结
本公开涉及包括写入晶体管和读取晶体管的半导体器件。根据本公开的实施方式的半导体器件包括在衬底之上彼此电连接的读取晶体管和写入晶体管。读取晶体管包括设置在衬底之上的平面上的读取沟道层、设置在读取沟道层之上的读取栅电介质层以及设置在读取栅电介质层之上的读取栅电极层。写入晶体管包括设置在读取栅电极层的一部分之上的写入沟道层、设置在写入沟道层的上表面上的写入位线、在写入沟道层的侧表面上的写入栅电介质层以及被设置成与写入栅电介质层相邻的写入字线。

技术研发人员：林米乐
受保护的技术使用者：爱思开海力士有限公司
技术研发日：
技术公布日：2024/1/15