本公开总体涉及集成电路(ic)器件,例如可编程逻辑器件(pld)。更具体地,本公开涉及现场可编程门阵列(fpga)的低功率模式。
背景技术:
1、本节旨在向读者介绍可能与本公开各个方面相关的技术的各个方面,这些方面在下文中描述和/或声称。本讨论被认为有助于向读者提供背景信息,以便于更好地理解本公开的各个方面。因此,可以理解,这些陈述是从这个角度解读的,而不是对现有技术的承认。
2、集成电路器件可以在多种产品中找到,包括计算机、手持设备、工业基础设施、电视和车辆。这些集成电路器件中的许多集成电路器件是被设计和制造用于执行特定任务的专用集成电路(asic)。相比之下,可编程逻辑器件(如fpga)可以在制造后使用各种不同的系统设计进行配置。因此,可编程逻辑器件可以用于不同的任务和/或工作负荷。然而,可编程逻辑器件的静态供电可能会导致效率低的功耗。
技术实现思路
1、根据本公开的一个实施例,提供了一种可在低功率模式下操作的可编程逻辑器件,所述可编程逻辑器件包括:多个可编程逻辑扇区,所述多个可编程逻辑扇区实现电路设计;所述可编程逻辑器件的未使用部分;以及互连资源,包括:复用器,所述复用器接收控制信号并基于所述控制信号生成输出信号;以及驱动器,所述驱动器接收所述输出信号并实现低功率模式以减少泄漏电流。
2、根据本公开的一个实施例,提供了一种可在低功率模式下操作的现场可编程门阵列(fpga),包括:可编程逻辑的多个可编程逻辑扇区,所述多个可编程逻辑扇区实现电路设计;配置存储器,所述配置存储器基于所述电路设计识别所述可编程逻辑的未使用部分,并基于所识别的未使用部分生成控制信号;以及互连资源,包括:复用器,所述复用器接收所述控制信号并基于所述控制信号生成输出信号;以及驱动器,所述驱动器基于所述输出信号实现低功率模式。
3、根据本公开的一个实施例,提供了一种用于实现可编程逻辑器件的低功率模式的方法,所述方法包括:接收电路设计;基于所述电路设计来识别可编程逻辑器件的可编程逻辑的一个或多个未使用部分;以及基于所述电路设计来配置所述可编程逻辑器件,包括:对所述可编程逻辑的多个可编程逻辑扇区进行编程,以实现所述电路设计;以及对所述可编程逻辑的一个或多个未使用部分进行编程,以实现低功率模式。
1.一种可在低功率模式下操作的可编程逻辑器件,所述可编程逻辑器件包括:
2.根据权利要求1所述的可编程逻辑器件,其中,所述未使用部分包括所述互连资源。
3.根据权利要求1所述的可编程逻辑器件,其中,所述驱动器包括金属氧化物半导体(mos)晶体管。
4.根据权利要求3所述的可编程逻辑器件,其中,所述泄漏电流通过所述mos晶体管发生。
5.根据权利要求3所述的可编程逻辑器件,其中,所述mos晶体管的栅极端子接收所述输出信号。
6.根据权利要求3所述的可编程逻辑器件,其中,所述mos晶体管包括p沟道mos(pmos)晶体管,并且其中,所述输出信号包括过驱动电压供应。
7.根据权利要求1至6中任一项所述的可编程逻辑器件,包括:配置存储器,所述配置存储器控制所述低功率模式的实现。
8.根据权利要求7所述的可编程逻辑器件,其中,所述配置存储器生成所述控制信号。
9.根据权利要求8所述的可编程逻辑器件,其中,所述互连资源包括电平移位器,所述电平移位器基于所述控制信号提供输出信号。
10.一种可在低功率模式下操作的现场可编程门阵列(fpga),包括:
11.根据权利要求10所述的fpga,其中,所述复用器包括电平移位器,所述电平移位器向多个金属氧化物半导体(mos)晶体管的多个栅极端子提供包括负电压供应的第一电压供应、包括过驱动电压供应的第二电压供应、或其组合。
12.根据权利要求11所述的fpga,其中:
13.根据权利要求11至12中任一项所述的fpga,其中,所述驱动器包括p沟道金属氧化物半导体(pmos)晶体管,所述pmos晶体管在所述低功率模式下接收所述过驱动电压供应。
14.根据权利要求11至12中任一项所述的fpga,其中,所述驱动器包括n沟道金属氧化物半导体(nmos)晶体管,所述nmos晶体管在所述低功率模式下接收所述负电压供应。
15.根据权利要求14所述的fpga,其中,所述nmos晶体管的栅极端子接收所述负电压供应,以减少通过所述nmos晶体管的泄漏电流。
16.根据权利要求10所述的fpga,包括头部晶体管,其中:
17.根据权利要求10至12中任一项所述的fpga,包括尾部晶体管,其中:
18.一种用于实现可编程逻辑器件的低功率模式的方法,所述方法包括:
19.根据权利要求18所述的方法,对所述一个或多个未使用部分进行编程包括:通过所述可编程逻辑的配置存储器来生成控制信号,以实现所述低功率模式。
20.根据权利要求18或19所述的方法,其中: