半导体器件的制作方法

本公开的示例实施例涉及一种半导体器件。

背景技术：

1、半导体器件可以包括设置有写入数据的存储单元的单元区和设置有控制单元区的电路的外围电路区。单元区中的存储单元可以被划分为多个块，并且擦除操作可以以块为单位来执行。随着编程操作和擦除操作的执行次数增加，包括在块中的存储单元的性质可能劣化，并且因此，半导体器件的性能可能劣化。

技术实现思路

1、本公开的示例实施例提供了一种半导体器件，该半导体器件可以通过在设置于块内的隔离结构中包括导电层、并通过将电压和/或电流施加到导电层而生成热，来补偿设置于块中的存储单元的性质劣化。

2、根据本公开的示例实施例，一种半导体器件可以包括：多个栅电极层，在垂直于衬底的上表面的第一方向上堆叠；多个沟道结构，穿透多个栅电极层，并沿第一方向延伸；多个第一隔离结构，沿平行于衬底的上表面的第二方向延伸，并将多个栅电极层划分为多个块；以及多个第二隔离结构，在多个块中的每一个内沿第二方向延伸。多个第一隔离结构中的每一个可以仅包括第一竖直绝缘层，并且多个第二隔离结构中的至少一个可以包括第二竖直绝缘层和导电层。

3、根据本公开的示例实施例，一种半导体器件可以包括单元区和外围电路区。单元区可以包括多个栅电极层和多个第一隔离结构，多个栅电极层在垂直于衬底的上表面的第一方向上堆叠，多个第一隔离结构沿平行于衬底的上表面的第二方向延伸并将多个栅电极层划分为多个块。外围电路区可以包括连接到多个栅电极层的行解码器。多个块中的每个块包括至少一个第二隔离结构，该至少一个第二隔离结构沿第二方向延伸并具有连接到行解码器的导电层。行解码器可以被配置为通过将电流施加到多个块中的所选择的块中包括的至少一个第二隔离结构来在导电层中生成热。

4、根据本公开的示例实施例，一种半导体器件可以包括：衬底；多个栅电极层，在垂直于衬底的上表面的第一方向上堆叠；多个沟道结构，沿第一方向延伸并穿透多个栅电极层；以及多个隔离结构，沿平行于衬底的上表面的第二方向延伸。多个沟道结构中的每一个可以包括连接到衬底的沟道层。多个隔离结构可以沿与第二方向相交的第三方向布置。在多个隔离结构中，在第三方向上彼此最相邻的一对隔离结构可以包括第一隔离结构和第二隔离结构。第一隔离结构可以仅包括绝缘层。第二隔离结构可以包括绝缘层和导电层两者。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，

3.根据权利要求1所述的半导体器件，其中，所述第二竖直绝缘层在所述第一方向上的长度比所述导电层在所述第一方向上的长度长。

4.根据权利要求3所述的半导体器件，其中，所述导电层的下表面在所述第一方向上设置在所述多个栅电极层中的最下面的栅电极层的上表面上方。

5.根据权利要求3所述的半导体器件，

6.根据权利要求1所述的半导体器件，

7.根据权利要求6所述的半导体器件，其中，所述第一导电区和所述第二导电区中的每一个在所述第一方向上的长度比所述第三导电区在所述第一方向上的长度长。

8.根据权利要求1所述的半导体器件，

9.根据权利要求1所述的半导体器件，其中，所述第一竖直绝缘层和所述第二竖直绝缘层包括相同的绝缘材料。

10.根据权利要求1所述的半导体器件，其中，所述第一竖直绝缘层包括所述多个第一隔离结构中的至少一个第一隔离结构中的气隙。

11.根据权利要求1所述的半导体器件，其中，所述第一竖直绝缘层在所述第二方向上的长度比所述导电层在所述第二方向上的长度长。

12.一种半导体器件，包括：

13.根据权利要求12所述的半导体器件，其中，所述行解码器包括：

14.根据权利要求13所述的半导体器件，其中，

15.根据权利要求12所述的半导体器件，其中，

16.根据权利要求15所述的半导体器件，其中，

17.根据权利要求16所述的半导体器件，其中，所述第二时间段比所述第一时间段短。

18.根据权利要求12所述的半导体器件，

19.根据权利要求18所述的半导体器件，其中，

20.一种半导体器件，包括：

技术总结
一种半导体器件可以包括：多个栅电极层，在垂直于衬底的上表面的第一方向上堆叠；多个沟道结构，穿透多个栅电极层，并沿第一方向延伸；多个第一隔离结构，沿平行于衬底的上表面的第二方向延伸，并将多个栅电极层划分为多个块；以及多个第二隔离结构，在多个块中的每一个内沿第二方向延伸。多个第一隔离结构中的每一个可以仅包括第一竖直绝缘层，并且多个第二隔离结构中的至少一个可以包括第二竖直绝缘层和导电层。

技术研发人员：宋英杰,昔浚荣,吴银珠
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/1/13