半导体存储器装置和半导体存储器装置的制造方法与流程

本公开总体上涉及半导体存储器装置和半导体存储器装置的制造方法，更具体地，涉及一种三维半导体存储器装置和三维半导体存储器装置的制造方法。

背景技术：

1、半导体存储器装置可包括能够存储数据的多个存储器单元。三维半导体存储器装置的多个存储器单元可三维布置。在三维半导体存储器装置中，多个存储器单元可通过穿透栅极层叠结构的沟道结构串联连接。三维半导体存储器装置的沟道层可电连接到与栅极层叠结构交叠的掺杂半导体结构。

技术实现思路

1、根据本公开的实施方式，可提供一种制造半导体存储器装置的方法，该方法可包括以下步骤：在初步掺杂半导体结构上方在第一方向上交替地层叠多个第一材料层和多个第二材料层；形成穿透多个第一材料层和多个第二材料层的中空阻挡绝缘层，该中空阻挡绝缘层延伸到初步掺杂半导体结构的内部；在设置多个第二材料层的高度上形成多个数据存储图案，其中，中空阻挡绝缘层的内壁被多个数据存储图案部分地覆盖；形成中空隧道绝缘层以覆盖多个数据存储图案和中空阻挡绝缘层的内壁；在中空隧道绝缘层内形成沟道层；形成穿透多个第一材料层和多个第二材料层的狭缝；在狭缝的侧壁上作为双层和单层之一形成保护结构；以及形成在与沟道层交叉的方向上穿透初步掺杂半导体结构的一部分的掺杂沟道接触层，该掺杂沟道接触层与沟道层接触。

2、根据本公开的实施方式，可提供一种半导体存储器装置，该半导体存储器装置包括：掺杂半导体结构；栅极层叠结构，其包括在第一方向上层叠在掺杂半导体结构上方的多个导电层；沟道层，其包括第一部分以及在第一方向上从第一部分延伸以穿透栅极层叠结构的第二部分；第一隧道绝缘图案，其沿着沟道层的第二部分的外壁延伸；多个数据存储图案，其插置在多个导电层和第一隧道绝缘图案之间；以及第一阻挡绝缘图案，其插置在多个数据存储图案中的每一个和栅极层叠结构之间，其中，第一部分的至少一部分位于掺杂半导体结构内，其中，掺杂半导体结构包括与沟道层接触的接触表面，并且其中，第一阻挡绝缘图案延伸到多个导电层当中的与掺杂半导体结构相邻的最下导电层与接触表面之间的第一区域，并且在第一区域中与第一隧道绝缘图案接触。

技术特征：

1.一种制造半导体存储器装置的方法，该方法包括以下步骤：

2.根据权利要求1所述的方法，其中，所述双层包括沿着所述狭缝的所述侧壁延伸的第一保护层和沿着所述第一保护层延伸的第二保护层，

3.根据权利要求2所述的方法，其中，所述第一保护层包括氮化物。

4.根据权利要求1所述的方法，其中，所述单层包括相对于所述中空阻挡绝缘层和所述中空隧道绝缘层具有蚀刻选择性的材料。

5.根据权利要求4所述的方法，其中，所述单层包括氮化物。

6.根据权利要求1所述的方法，其中，所述初步掺杂半导体结构包括在所述第一方向上层叠的下层、牺牲层和上层，并且

7.根据权利要求6所述的方法，其中，所述狭缝穿透所述上层，并且

8.根据权利要求1所述的方法，其中，所述中空阻挡绝缘层包括在所述初步掺杂半导体结构内的第一部分以及从所述第一部分延伸以穿透所述多个第一材料层和所述多个第二材料层的第二部分，并且

9.根据权利要求8所述的方法，其中，所述中空隧道绝缘层在所述多个第一材料层中的每一个所设置的高度处与所述中空阻挡绝缘层的所述第二部分接触。

10.根据权利要求1所述的方法，该方法还包括以下步骤：

11.一种半导体存储器装置，该半导体存储器装置包括：

12.根据权利要求11所述的半导体存储器装置，其中，所述第一阻挡绝缘图案延伸到在所述第一方向上彼此相邻的所述多个导电层之间的第二区域，并且在所述第二区域中与所述第一隧道绝缘图案接触。

13.根据权利要求11所述的半导体存储器装置，其中，所述掺杂半导体结构包括：

14.根据权利要求13所述的半导体存储器装置，该半导体存储器装置还包括：

15.根据权利要求11所述的半导体存储器装置，其中，所述栅极层叠结构还包括在所述第一方向上与所述多个导电层交替地设置的多个层间绝缘层，并且

技术总结
提供了一种半导体存储器装置和半导体存储器装置的制造方法。该半导体存储器装置的制造方法包括以下步骤：在初步掺杂半导体结构上方层叠多个第一材料层和多个第二材料层；形成穿透多个第一材料层和多个第二材料层并延伸到初步掺杂半导体结构的内部的阻挡绝缘层、数据存储层、隧道绝缘层和沟道层；形成穿透多个第一材料层和多个第二材料层的狭缝；在狭缝的侧壁上作为双层或单层形成保护结构；以及形成在与沟道层交叉的方向上穿透初步掺杂半导体结构的一部分并与沟道层接触的掺杂沟道接触层。

技术研发人员：金镇河
受保护的技术使用者：爱思开海力士有限公司
技术研发日：
技术公布日：2024/1/22